[工学]触发器和时序逻辑电路21.pptVIP

9.1 触发器 一. R－S 触发器 二. 主从JK触发器 四. 触发器逻辑功能的转换 10.1 寄存器 二.移位寄存器 10.2 计数器 一. 二进制计数器 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 二. 十进制计数器 第12章 555定时器及其应用 由555定时器组成的多谐振荡器 由555定时器组成的单稳态触发器 由555定时器组成的单稳态触发器 由555定时器组成的单稳态触发器 十进制计数器： 计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。 四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。 1.同步十进制计数器 十进制加法计数器状态表 二进制数 Q3 Q2 Q1 Q0 脉冲数 (CP) 十进制数 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 0 RD Q J K Q FF0 Q J K Q FF1 CP 计数脉冲 Q J K Q FF2 Q J K Q Q3 FF3 Q2 Q1 Q0 十进制同步加法计数器 Q0 Q1 Q2 Q3 CP 1 2 3 4 5 6 7 8 9 10 十进制计数器工作波形 2.集成十进制计数器: 常用74LS160型同步十进制加法计数器, 其外引脚排列及功能表与74LS161型计数 器相同，但其按十进制加法规律计数。 三、 利用集成计数器构成N进制计数器 1、集成计数器容量的扩展 N M 的情况 ： 已有的集成计数器是M 进制，需组成的是N 进制计数器 ,一片即可. N M 的情况： 采用多片M进制计数器构成。 图10-15 ?集成计数器的级连 图示是把两片74161级联起来构成的256 进制同步加法计数器。 2、用反馈清零法获得任意进制计数器 图10-16所示的九进制计数器,就是借助74161的异步清 零功能实现的。 图10-17所示电路是该九进制计数器的主循环状态图。 三. 如何构成 N进制计数器 反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零, 重新开始新一轮计数。 利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。 例：用一片74LS290可构成十进制计数器，如将十进制计数器适当改接, 利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。 1 1 1 1 六进制计数器 S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 计数脉冲 计数器清零 七进制计数器 当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。 当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。 S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 计数脉冲 计数器清零 . 例2: 六十进制计数器 Q3 Q2 Q1 Q0 S9(1) S9(2) R0(1) R0(2) CP1 CP0 个位 Q3 Q2 Q1 Q0 S9(1) S9(2) R0(1) R0(2) CP0 CP1 十位 个位为十进制，十位为六进制。个位的最高位 Q3 接十位的 CP0 ，个位十进制计数器经过十个脉冲循环 一次，每当第十个脉冲来到后 Q3由 1 变为 0，相当于 一个下降沿，使十位六进制计数器计数。经过六十个 脉冲，个位和十位计数器都恢复为 0000。 555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、