[信息与通信]CH9_VHDL基本语句.pptVIP

浙江工业大学信息工程学院 朱广信 保留一切版权 第九章 VHDL基本语句 主要内容 顺序语句 变量说明语句 变量赋值语句 信号赋值语句 IF语句 CASE语句 LOOP语句 NEXT语句 EXIT语句 WAIT语句 NULL语句 RETURN语句 过程调用语句 并行语句 并行信号赋值语句 BLOCK（块）语句 PROCESS（进程）语句 并行过程调用语句 GENERATE（生成）语句 元件例化语句 预定义信号属性 实验四 一. 顺序语句 CASE语句 语法： CASE 表达式 IS WHEN 选择值 = 顺序语句; WHEN 选择值 = 顺序语句; …… END CASE; 例9－1： …… ENTITY CaseExap IS PORT (a: IN STD_LOGIC_VECTOR (4 DOWNTO 0); q: OUT STD_LOGIC_VECTOR (2 DOWNTO 0) ); END CaseExap; ARCHITECTURE arch_CaseExap OF CaseExap IS BEGIN PROCESS (a) BEGIN CASE