[高等教育]4-5-三-数据选择器比较器全加器.pptVIP

B A Y “1” C 由8选1数据选择器74HC151实现 先将所给逻辑函数写成最小项之和形式，即 8选1数据选择器74HC151的输出端逻辑式为 比较上面两式，令: A2＝A，A1＝B，A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1 故其外部接线图如图所示 比较上面两式，令: A2＝A，A1＝B，A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1 Y A 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 S 74 HC 151 Y A B C 0 1 由8选一数据选择器实现所给逻辑函数的电路连线 Y’ 图中,A1,A0是地址输入端，它可以随输入地址A1A0的不同取值，将数据D分配到Y0~Y3 4个通道中的一个通道输出。 同样，MUX也相当于一个单刀多掷开关，但其逻辑功能正好与数据分配器相反。常用的MUX有2选1、4选1、8选1、16选1等。如对MUX的功能进行扩展，还可得到32选1、64选1等选择器。 ① 74LS153为双四选一数据选择器，需一片即可产生八路输入信号；② 需三位地址线控制八路输入端；③ 用最高位控制芯片的控制端；④ 两个输出端相或产生输出信号 数据选择器输出信号逻辑表达式具有以下特点 （1）具有标准与或表达式的形式 （2）提供了地址变量的全部最小项 （3）输入信号Di可以当作一个变量处理。 任何组合逻辑函数都可以写成唯一的最小项表达式，因此，从原理上讲，应用对照比较的方法，用数据选择器可以不受限制地实现任何组合逻辑函数 思考: 1.用数据选择器实现逻辑函数的组合电路的过程; 2.例3-13如何用4选1的选择器实现?例1如何用8选1数据选择器实现? A B C 1 74LS138 S 1 S 2 S 3 A 1 A 2 A 0 Y 0 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y n-2n 线译码器，包含了n变量所有的最小项。加上与非门，可以组成任何形式的输入变量小于或等于n的组合逻辑函数。 74LS153 Y A 0 A 1 D 1 D 0 D 3 D 2 S Y A B C 1 8选1数据选择器 74LS151 选择端 使能端 数据输入端 输出端 逻辑图 功能表 当S=0时， 8/1数据选择器应用—设计逻辑电路 例4　试用八选一电路实现三变量多数表决电路。 解：假设三变量为A、B、C，表决结果为F，则真值表如表所示。 真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 则 D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S′＝0 F＝Y 8/1数据选择器 应用—扩展 例：用2片74LS151实现16选1数据选择器① 74LS151实现16选1数据选择器① 74LS151实现16选1数据选择器② 8/1数据选择器 应用—并入串出 例、用1位8选1MUX来产生周期性的二进制 序列信号 电路图 8/1数据选择器 应用—并入串出 例：用数据选择器2片74LS153（4选1）、译码芯片74LS247（4-7段译码器）和数码器管，使电路在任意时刻显示“2”、“0”、“1”、“2”四个数字。 电路图 数值比较器—原理 1位数值比较器： 数值比较器—原理 2位数值比较器 多位2进制数进行比较时，如果高位已经比较出“〉” 或“〈”，则可直接比较出结果，否则则应进一步比较低位。 集成数字比较器—74LS85 4位数值比较器74LS85 集成数字比较器—74LS85 电路符号 4位二进制数比较时扩展输入如何处理 74LS85使用—扩展 例：用74LS85实现8位二进制数值比较 串联方式 74LS85使用—扩展 例：用74LS85实现20位二进制数值比较 并联方式 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 加法器 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 加法器—半加器 半加器（Half Adder）：指进行两个加数的加法运算，而不考虑低位进位。(Find error?) A---被加数；B---加数； S---本位和；C---