55纳米后段工艺集成中空洞问题的分析与解决 word格式.docx

su.bmi t time:2013-1-22 14:50:36 User :E027101上海交通大学学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定， 同意学校保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的 全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存和汇编本学位 j仑文。本学位论文属于保密口，在一一年解密后适用本授权书。不保密团。(请在以上方框内打 .J )学位论文作者签名:先|格放指导教师签名 :v名日期:}.!叫如!月 23日日期:2ρl年/月五日55 纳米后段工艺集成中空洞问题的研究与解决摘 要在 55nm 集成电路生产工艺中已经大量应用金属硬掩膜层的双大 马士革一体化工艺，该工艺解决了传统双大马士革工艺所固有的低 K 介电层顶部圆滑化，沟槽间的低 K 介电层厚度变薄以及侧壁角变小等 问题，但是也有随之而来的新问题和缺陷，如工艺研发过程中发现的 一种金属连线空洞问题。这种金属空洞缺陷会导致金属连线方块电阻 升高，增加信号在金属连线中传输所受到的容阻延迟，阻碍信号传输。 严重的情况会直接导致金属连线断路，使信号无法传输。同时金属连 线中的空洞还会导致严重的可靠性问题，比如应力迁移和电迁移。本文主要通过对金属连线空洞缺陷发生的环境因素以及通过逐步 扫描检查法对工艺因素进行分析，总结了金属连线空洞缺陷的发生条 件以及演变恶化过程，明确了金属连线空洞缺陷的成因：金属硬掩膜 层的应力使得金属介电层发生弯曲变形，导致金属连线沟槽开口部位 缩小，致使铜电镀沉积工艺的时候铜无法沉积进入金属连线沟槽从而 形成空洞。本文提出了调整光刻图形尺寸，零偏差刻蚀以及降低金属硬掩膜 层应力三种方法调整工艺达到避免金属连线空洞缺陷的发生，其中控 制金属硬掩膜层应力的方法最直接也最有效。关键词：集成电路半导体工艺，金属连线空洞，金属硬掩膜层，应力IRESEARCH ON METAL LINE VOID IN 55NM TECHNOLOGY BACK-END PROCESS INTEGATIONABSTRACTMetal hard mask Dual Damascus All in One integration process has been widely used in 55nm IC manufacturing process, which solves the corner rounding on top of low-K dielectric, thinner thickness of low-K between trenches and smaller sidewall angle issue with the traditional Dual Damascene process, but there are also some new accompanying issues and defects, such as the metal void found in the technology development process. This metal void will cause larger metal line sheet resistance to increase the capacity resistance delay during signal transmission in metal lines and block the signal transmission, which will result in metal line open in worst cases to cutoff the signal transmission. At the same time, the metal line void will cause serious reliability problems, such as stress migration and electromigration.In this paper, the occurrence condition of metal line void as well as the defect evolution process was summerized through the investigation ofenvironmental factors defect generated and defect step by step check, androot cause of metal line void was sp