山东农业大学《集成电路设计基础》21 静态时序分析 2.pptVIP

非理想时钟 时钟不理想因素 时钟偏差(Skew) 同一时间点上，不同空间方位的时钟沿的变动, tSK 时钟抖动(Jitter) 同一点上相继的时钟沿随时间的变动; 周期到周期(短期) tJS 时钟偏差skew和抖动jitter 时钟偏差：正偏差和负偏差 正偏差 负偏差 具有反馈的数据通路结构 时钟抖动对时序的影响 Skew 和 jitter共同对于时序的影响 setup Skew 和 jitter共同对于时序的影响 hold 时钟分配 鱼骨型 H树 时钟网格 鱼骨型 时钟偏移大 最节省布线 较少使用 H tree 真实芯片上的H-tree 时钟网格 静态时序分析与动态时序仿真 异步接口 异步问题：违反setup/hold 异步问题：违反setup/hold 仿真中有不定态x 电路的物理世界没有所谓x Data_b到底是何电平？ VDD? GND? Else? 异步问题：违反setup/hold Data_b到底是何电平？ VDD?有可能 GND? 有可能 异步问题：metastibility 第三种可能:metastibility(亚稳态) 采到VDD/2 DFF结构 异步问题：metastibility 倒相器直流传输函数 异步问题：metastibility 亚稳态的仿真 三种可能 导致逻辑出错 同步器synchronizer 再用clk_b采样一次