网站大量收购独家精品文档,联系QQ:2885784924

EDA技术课程设计-出租车自动计费系统汇.doc

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术课程设计-出租车自动计费系统汇

东北石油大学课程设计任务书 课程 EDA技术课程设计 题目 出租车自动计费系统 专业 姓名 学号主要内容、基本要求、主要参考资料等主要内容:起价基本要求:1、设计一个出租车自动计费器,具有行车里程计费、等候时间计费、及起价三部分,用四位数码管显示总金额,最大值为9999元; 2、行车里程单价1元/公里,等候时间单价05元/10分钟,起价3元(3公里起价)均能通过人工输入。 3、行车里程的计费电路将汽车行驶的里程数转换成与之成正比的脉冲数,然后由计数译码电路转换成收费金额,实验中以一个脉冲模拟汽车前进十米,则每100个脉冲表示1公里,然后用BCD码比例乘法器将里程脉冲乘以每公里单价的比例系数,比例系数可由开关预置。例如单价是10元/公里,则脉冲当量为001元/脉冲。 4、用LED显示行驶公里数,两个数码管显示收费金额。 主要参考资料: [1] 潘松著.EDA技术实用教程(第二版). 北京:科学出版社,2005[2] 康华光主编电子技术基础 模拟部分 北京:高教出版社[3] 阎石主编数字电子技术基础 北京:高教出版社完成期限 指导教师 专业负责人 年 月日 用LED显示行驶公里数,数码管显示收费金额行车里程的计费电路将汽车行驶的里程数转换成与之成正比的脉冲数,然后由计数译码电路转换成收费金额,实验中以一个脉冲模拟汽车前进十米,则每100个脉冲表示1公里,然后用BCD码比例乘法器将里程脉冲乘以每公里单价的比例系数,比例系数可由开关预置 二、设计步骤和调试过程 1、总体设计电路 计程模块是2个100进制计数器,输入的每10米一次脉冲经一次100进制计数获得每km一次的脉冲,由100进制计数输出为2个4位2进制BCD码。接显示模块,得到计程(0-99km)。 计时部分:计算乘客的等待累计时间。等候时间计费需将等候时间转换成脉冲个数,用每个脉冲表示的金额与脉冲数相乘即得计费数,例如100个脉冲表示10分钟,而10分钟收费05元,则脉冲当量为005元/脉冲,如果将脉冲当量设置成与行车里程计费相同(001元/脉冲),则10分钟内的脉冲数应为500个。BCD码进行译码,每扫描一次进行一位显示。所以扫描脉冲适当取高一点。考虑视觉暂留25帧乘8得200Hz以上为好。实际实验中使用了5859Hz。 其他RST信号,每10米,1Hz,74LS138三位八线选择器,八位七段数码管由外围设备和电路提供。 总体设计电路图如图2所示: 图2 出租车自动计费器顶层电路原理图 2、模块设计和相应模块程序 (1)计程模块原理 使用4位十进制计数器封装成为8位一百进制计数器。对于外部每10米的里程脉冲,经计数可以每km输出进位脉冲一次。再用一百进制计数器对其进行计数。通过对计数输出信号的译码可以得到里程在LED上的显示。算乘客所行驶的公里数。计程器的量程为99,满量程后自动归零。 使用1Hz的外部脉冲信号,使用5位60进制计数器。可以得到每分钟一次的脉冲输出。再使用一百进制计数器对其进行计数。通过对计数输出信号的译码可以得到时间显示。计算乘客的等待累计时间。计时器的量程为59,满量程后自动归零。 使用前两模块中的分钟信号作为时间输入,千米信号作为路程输入。编写两个十进制计数器对时间和里程计数。并且在里程计数设置ENT输出,行程在3内,起步费为3元;3外以每公里按1元计费,等待累计时间每10按0.5元计费。 行驶费用通过使用74LS138和七段数码管进行显示。这要求输出使用3位输出为位选,对其译码得到数码管地址,7位数据在相应数码管上显示相应的数据。使用LED显示行驶里程数。 编写VHDL源程序如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY TAXI IS PORT(CLK:IN STD_LOGIC; START:IN STD_LOGIC; STOP:IN STD_LOGIC; FIN:IN STD_LOGIC; CHA3,CHA2,CHA1,CHA0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); KM1,KM0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); MIN1,MIN0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END TAXI; ARCHITECTURE BEHAV

文档评论(0)

liwenhua11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档