彩色PDP中FPGA时序控制设计.docVIP

彩色PDP中FPGA时序控制设计 　　摘要:彩色 PDP 显示系统是目前大型壁挂式电视、HDTV 和大型多媒体显示技术的发展趋势。本文从 PDP 显示屏的特点出发,介绍了彩色 PDP时序控制的基本结构和基本算法设计,并对比传统的时序设计方法,在FPGA资源和系统性能上有所优化。 　　关键字:PDP;FPGA;彩色等离子体显示屏 　　 　　A Timing Control Design of Color Plasma Display Panel 　　 　　YANG Ju-min 　　(Beijing Hangxing Technology Co., Ltd,Beijing 100013,China) 　　 　　Abstract:Plasma display panel (PDP) is a type of flat panel display common to large TV displays. Many tiny cells between two panels of glass hold a mixture of noble gases. The gas in the cells is electrically turned into a plasma which then excites phosphors to emit light. An FPGA-based timing control system which controls the analog device is designed and optimized in this paper. A new structure is used to reduce the FPGA hardware resources and achieves high speed processing ability. 　　Key word: Plasma; FPGA; Timing Control 　　 　　1引言 　　 　　彩色 PDP 技术不断取得进步, 采用彩色 PDP 的大型壁挂式电视、HDTV 和适用于多媒体显示的大型显示设备都已得到广泛应用。1995 年以来,世界各大厂商相继建线投产各种类型的彩色PDP。逻辑控制波形产生电路的作用是产生各种开关驱动器的逻辑控制信号,从而按照彩色AC-PDP驱动方法的要求产生各电极的高压驱动波形,同时产生高压驱动芯片的控制信号。在研究和开发过程中,需要通过试验确定一种最佳的驱动方法,所以逻辑控制波形产生电路需要产生灵活的、便于修改的逻辑控制波形。因此在设计中应该能够灵活地修改驱动波形,能够在某些参数方面具有现场调试功能,有利于试验中的参数控制。 　　 　　2工作原理 　　 　　逻辑控制波形实际上是由具有固定数值的波形段组成,有的波形段延续时间很长,如图1中一段波形有100多微秒的时间长度,因为逻辑控制波形是直接控制高压驱动电路中MOS开关管,因此要求产生的波形平稳无毛刺,而且我们设计的是对不同的显示屏结构进行驱动,所以要求逻辑控制波形产生电路能够设计灵活、方便修改。 　　固定位宽的逻辑控制波形信号实际上是由多段固定电平相连接而成。图1给出了位宽为4的逻辑波形b[3..0](逻辑控制波形示意)。可以看出每段固定电平具有两个特征数据:电平数据,它表示固定电平波形段中各路信号的状态;维持长度,它表示固定电平波形段的时间长度,每段固定电平可用这两个数据完全地表示出来。 　　 逻辑波形的量化是指维持长度的量化,量化周期决定了波形的精度:量化的周期越小,波形的精度越高,越能无失真地表示原有波形。在常规的逻辑波形产生电路中,在波形量化之后,将电平数据按地址递增或递减的顺序写入只读存储器 ROM 中。如图2所示,当需要输出逻辑波形信号时,只要用一个地址计数器对时钟clk(时钟周期等于量化周期)计数,依次产生ROM的地址信号,ROM的输出就是逻辑波形信号。 　　当逻辑波形中出现维持长度较长的波形段时,量化后将出现一连串重复的电平数据。采用如图2所示的常规存储方式,ROM中将出现地址连续的一连串重复数据,造成存储资源的浪费。例如彩色AC-PDP的驱动波形中,有一段时间长度为125μs 的固定电平,取量化周期为 125 ns,计数器时钟频率为8 MHz,则存储量化后的电平数据将占用1000 个存储单元。如果波形数据为10位,则大约需1 Mbit的存储空间,显然是不实际的。因此,需要对常规的波形数据存储方式进行改进。 　　如上所述,在表征逻辑波形的两个特征数据中,常规的存储方式只存储电平数据,维持长度是通过电平数据一定数目的重复存储来表示的。为了节约存储资源,对于维持长度大于等于3倍时钟周期的波形段,将用两个存