Verilog HDL数字的设计实训教程第4章 NiosII处理器实训的项目.ppt

4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-46 新建工程完成 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-47 新建一个NiosII系统 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-48 添加SDRAM Controller 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-49 SDRAM Controller配置 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-50 SDRAM Controller时序配置 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-51 添加PIO 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-52 控制4个led的PIO 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-53 控制数码管的PIO 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-54 控制液晶的PIO 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-55 读取按键信息的PIO 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-56 NiosII处理器结构 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-57 设置处理器复位地址和异常地址 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-58 NiosII处理器结构（重新分配基地址和中断号） 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-59 添加nios_pio 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-60 原理图界面 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-61 添加PLL模块 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-62 PLL输入频率设置 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-63 PLL可选信号设置 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-64 PLL输出频率c1设置 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-65 修改元件属性后的原理图 4.2 基于NiosII处理器的PIO核的应用 3. NiosII硬件环境的搭建 图4-66 将程序下载到FPGA 4.2 基于NiosII处理器的PIO核的应用 4. NiosII软件设计 图4-67 设置NiosII软件存放目录 4.2 基于NiosII处理器的PIO核的应用 4. NiosII软件设计 图4-68 新建NiosII工程 4.2 基于NiosII处理器的PIO核的应用 4. NiosII软件设计 图4-69 NiosII工程设置 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建 图4-17 NiosII处理器结构 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建 图4-18 设置处理器复位地址和异常地址 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建 图4-19 重分配基地址和中断号 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建 图4-20 NiosII处理器结构（重新分配基地址和中断号） 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建 图4-21 建立原理图文件 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建 图4-22 添加nios_processor 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建 图4-23 原理图界面 4.1 基于NiosII系统的设计流程 2. NiosII硬件环境的搭建