基于Proteus数字频率计设计.docVIP

基于Proteus数字频率计设计 　　【摘 要】利用Proteus软件，通过测频控制器、分频器、8个具有时钟使能和清零控制的十进制计数器、锁存译码显示以及多路选择模块等组成数字频率计，实现对于不同频率的方波信号的仿真测量，其频率结果以示波器、逻辑分析仪和七段显示器的方式呈现，其中主要以七段显示器的方式最为直观。 　　【关键词】Proteus软件；数字频率计；七段显示器 　　一、引 言 　　频率是工业生产和科学实验中一个非常重要的参数。许多生产过程都是在一定的频率范围内进行的，需要测量频率和控制频率。测量频率职业应用于电子、通信以及一些工业现场。 　　数字频率计是用数字显示被测信号频率的仪器，是计数、译码、显示以及触发器等数字器件的综合应用。它具有测量迅速、精度高、读书方便等优点。 　　本论文是测量方波频率的频率计，如果把机械振动频率、转动体的转动速度等先转换成电信号，同样可以用频率计测量。因此，数字频率计可以是一种应用很广泛的仪器。 　　图1是该数字频率计的方框图，主要由门控电路、计数器、锁存译码、显示等几部分组成。 　　二、方案论证 　　方案一：用CD4553作为十进制计数器，用74ls48（4线-7段译码器、驱动器）来驱动共阴数码管，显示部分采用四位一体的共阴数码管。用555组成的多谐振荡器产生的信号由CD4518内的一个计数器进行2分频得到1秒的闸门信号，一个计数器做加法得到3秒的闸门信号。 　　方案二：以D触发器为主组成的测频控制器负责测试启动，锁存计数以及计数清零。通过八个74160来做计数器，测得的实时频率就可以通过八个单个的LED进行显示。为了能实现一个八位LED的稳定显示，加入了锁存译码模块。为了更方便的进行测试不同的频率，电路中加入一个分频模块和选择模块，可以选择不同频率的信号进行检测。 　　按照方案一把整个电路设计完成之后，发现不能清零，效果实现的不好，所以放弃这个方案。用第二个方案能够很好地实现结果，而且思路清晰，还更进一步地进行了选择不同的频率测试，综合比较之后，选用了第二种方案。 　　三、工作原理 　　计数法测量频率是严格按照频率的定???进行测量的，它是在某个已知标准时间间隔TS内，测出被测信号重复出现的次数N，然后计算出频率f=N/TS。 　　以D触发器为主组成的测频控制器负责测试启动，锁存计数以及计数清零。通过八个74160做计数器，测得的实时频率通过八个单个的LED进行显示。为了能实现一个八位LED的稳定显示，加入了锁存译码模块。为了更方便的进行测试不同的频率，电路中加入一个分频模块和选择模块，可以选择不同频率的信号进行检测。 　　四、电路组成 　　（一）测频控制器 　　测频控制器模块CONTROL如图2所示，其输入信号有两个，一个是频率为1HZ的标准时钟信号CLK，一个是测试启动信号START；输出有三个信号，即计数器使能信号EN，寄存器锁存信号LOAD和计数器清零信号CLR。 　　START是整个频率测试仪的测试启动信号，当其为0时（按钮按下）计数器使能信号被强置为0，计数器不计数，频率计停止工作（即R为0时，输出Q为0）。当START为1时，EN将输出宽度为Ts的闸门控制信号，在EN=1期间，计数器对被测信号进行计数，在EN=0期间，计数器停止计数。可见EN是CLK的二分频信号，高低电平的脉宽均为Ts，LOAD是EN的反，EN的下降沿就是LOAD的上升沿，LOAD的上升沿用于控制锁存译码显示器CODE锁存计数值。为了正确的计数，在EN=0期间必须对计数器进行清零操作，以便在EN上升沿到来时计数器从零开始重新进行计数，所以在EN=0期间CLR必须清零有效一次。 　　（二）十进制计数器 　　十进制计数器如图3所示。 　　CLK是计数器的计数输入信号，CLR是低有效清零信号，EN是高有效计数允许输入信号。当EN为1，CLR也为1时计数器对CLK输入信号进行计数，当EN为0，CLR为1时，计数器不计数但保持以前的计数值。 　　为实现进位，低位计数器的JW接高位计数器的EN，见图4。本论文采用74LS160构成十进制计数器，总共有8个计数器，最多可计8位数。 　　D[3..0]为逻辑向量输出信号，它是十进制计数器的BCD码输出信号，由4位组成（D3，D2，D1，D0），代表计数器的计数值。另一个输出信号是进位端JW，每当计数器计满9个数后就使JW为高电平。 　　（三）分频器 　　分频器模块FINPIN如图5所示。 　　该模块实现把80kHZ的输入信号通过二分频得到40kHZ的信号，再二分频得到20kHZ的信号，再二分频得到10kHZ的信号，再二分频得到5kHZ的信号，再利用计数器C11进行十分频，得到500HZ的信号，再经C12十分频，得到50