微机原理及其应用ppt第二章8086处理器与汇编语言.ppt

第二章微处理器与汇编语言（上） 一、8086系统结构 二、寻址方式 3．引脚及其功能 （4） 最大模式（MN/MX＝GND）控制和线状态 ● S2、S1、S0 总线周期状态（输出、三态）。 ● RQ/GT0、RQ/GT1 总线请求/总线允许（输入/输出）。 ● LOCK总线锁定信号（输出、三态）。 ● QS1、QS0 指令队列状态（输出）。 S2 S1 S0 特 性 特 性 0 0 0 中断响应 1 0 0 取指令 0 0 1 读I/O端口 1 0 1 读存储器 0 1 0 写I/O端口 1 1 0 写存储器 0 1 1 暂停 1 1 1 不作用 第四节 总线周期 4．总线周期 8086的时钟脉冲（CLK）由时钟发生器（如8284A）来提供，例如若机器的主频为10MHz，那么一个时钟周期为100ns。 8086CPU完成一个机器周期（将处理一条指令划分为几个不同的阶段，每个阶段称为一个机器周期）需要用四个时钟周期，即T1、T2、T3和T4状态。 典型的一个总线周期操作如图2-1-5所示，图中RD信号表示读总线周期，WR信号表示写总线周期，DT/R和DEN信号控制总线收发的传送方向和何时允许传送。 4．总线周期 A15~A0 数据 无效 A15~A0 数据 无效 A19~A16 状态 S7~S3 A19-A16 状态 S7~S3 图2-1-5 8086总线周期 存储器访问期间 CLK T1 T2 T3 Tw T4 T1 T2 T3 Tw T4 机器周期 机器周期 DT/R ALE ADDR/STATUS ADDR/DATA S2 ~ S0 RD、INTA READY WR DEN Wait Ready 4．总线周期 总线周期T1、T2、T3和T4的操作： ① T1状态，CPU发送地址信号，指出存储单元或I/O端口地址。同时，发出地址锁存允许信号ALE，地址送入地址锁存器。 ② T2状态，CPU撤销地址，为读入数据作准备。总线高4位输出总线周期状态信息。 ③ T3状态，总线高4位信息状态不变，地址总线低16位输出数据或从I/O端口或存储器输入数据。若末准备就绪，插入等待状态Tw，直到准备就绪。 ④ 在T4状态，总线周期结束。 第五节 存储器组织 5．存储器组织 （1）存储器基本结构 8086存储器按字节编址，寻址范围为0~220-1，存储器最大容量为1MB。按0000H~0FFFFH编址，存储地址从低到高编址，如图2-1-6所示。 地址 存储器 0000H 0段 64KB 0FFFH 0F0000H 15段 64KB 0FFFFFH 图2-1-6 存储器结构 存储器中任何两个相邻的字节单元被定义为一个字，每个字节都有各自的字节地址。字节地址较小的作为字地址。字存放时，高位字节 5．存储器组织 （1）存储器基本结构（续） 存放在高地址，低位字节存放在低地址中。先存放低位字节，后存放高位字节。 8086是以地址编址为单位访问的，对于奇地址编址存取操作，就必须访问存储器两次，并且还要作调整操作。因此，要求字编址应被2整除；双字编址应被4整除；字节地址没有要求。 （2）存储器地址的分段 8086内部寄存器的宽度16位，寻址范围为64KB。为支持寻址20位物理空间，将1MB存储 5．存储器组织 （2）存储器地址的分段（续） 空间划分成若干逻辑段，每个逻辑段最多包含64KB。逻辑段可在存储器中任意定义。逻辑段相互独立，可连续或相互重叠。 存储器