基于DSP BuilderCIC梳状滤波器设计.docVIP

基于DSP BuilderCIC梳状滤波器设计 　　摘 要： CIC梳状滤波器具有结构简单、规整，占用存储量小，不需要乘法器，实现简单且速度高等特点，在高速抽取或插值系统应用广泛。采用DSP Builder软件工具，在Simulink平台上构建了一级4阶CIC梳状滤波器仿真模型，通过多种EDA工具仿真与分析，最终在EP2C35F484C8型FPGA得到了最高响应速度为138.89 MHz的高速CIC梳状滤波器，其性能远优于DSP通用处理器的实现方式。 　　关键词： DSP Builder； FPGA； CIC梳状滤波器； 仿真模型 　　中图分类号： TN911?34 文献标识码： A 文章编号： 1004?373X（2013）24?0012?03 　　Design of CIC comb?shaped filter based on DSP Builder 　　CHEN Zhong?ping1， GAO jin?ding2， QIU Liang?bin2 　　（1. Hunan Vocational and Technical College， Changsha 410151， China； 2. Hunan International Economics University， Changsha 410205， China） 　　Abstract： CIC comb?shaped filter is widely used in high?speed extraction or interpolation system due to its characteristics of simple structure， small memory， no multiplier， high speed， etc. A simulation model of four?order CIC comb?shaped filter was established in Simulink platform by means of DSP Builder software. Through a variety of EDA tools’ simulation and analysis， a high?speed CIC comb?shaped filter with highest response velocity of 138.89 MHz was achieved on EP2C35F484C8 FPGAs. Its performance is far better than that of the DSP general?purpose processor. This new design concept has important reference value. 　　Keywords： DSP Builder； FPGA； CIC comb?shaped filter； simulation model 　　0 引 言 　　CIC（Cascade Integrator Comb）滤波器最早由Hogenauer提出，后来出现了很多改进的结构形式[1]。随着芯片技术的快速发展、多相滤波技术的广泛应用以及无线通信市场的迅速成长，CIC低通滤波器得到了广泛的应用。长期以来，CIC梳状滤波器一般是在通用DSP处理器上实现的，由于DSP处理器的顺序执行特性的限制，其速度很难满足一些高速抽取与插值系统的需要。FPGA具有优良的全硬件并行执行的特性，研究CIC梳状滤波器的设计及其FPGA实现具有重要的现实意义[2?4]。 　　本文采用DSP Builder建模的方法，研究一级4阶CIC梳状滤波器及其FPGA实现方法，为CIC梳状滤波器设计及其FPGA实现的研究提供了一种新的思路。 　　1 CIC梳状滤波器原理 　　CIC滤波器冲激响应如式（1）所示[1]： 　　[h（n）=1， 0nR-10， else] （1） 　　式中R为CIC抽取滤波器的阶数。其z变换为： 　　[H（z）=0R-1h（n）z-n=1-z-R1-z-n] （2） 　　式中：[H1（z）=（1-z-1）-1]；[H2（z）=1-z-R]。 　　单级CIC数字滤波器的结构如图1所示。 　　 　　图1 单级CIC数字滤波器的结构 　　CIC梳状滤波器[H1（z）]的频率响应为： 　　[H1（z）=11-e-jω=sin（ωN2）sin（ω2） =N?Sa（ωN2）?Sa-1（ω2）] （3） 　　梳状滤波器[H2（z）]的频率响应为： 　　[H2（ejω）=1-e-jωR] （4） 　　则CIC滤波器的频率总响应为： 　　[H（e