从2D到3D创意电子创新设计服务SiP与SoC相辅相成.docVIP

从2D到3D-创意电子创新的设计服务SiP与SoC相辅相成 　　摘要：阐释系统封装(SiP)的定义、优缺点、使用上会遭遇的困难点及解决之道、与未来发展的趋势。 　　关键词：系统封装：SiP；3DIC 　　 　　电子产品早已与人类的衣食住行、娱乐生活息息相关，基本上电子产品本身就是一个电子系统，是由许多的电子零件集合而成，伴随着集成电路(Integrated Circuit)微缩(scaling)技术的蓬勃发展，将各式功能的电子零件整合在同一集成电路芯片上而成为一个子系统(sub-system)，此即为系统级芯片技术(System on Chip，SoC)的基本概念。将各式不同功能的芯片及组件整合在同一封装的技术，即统称为系统级封装(System in Package，SiP)，两者皆是为了提升各种电子系统效能、降低成本而发展出的系统整合技术。本文目的在说明系统封装的定义与优缺点，阐述实际使用上可能碰到的问题，及解决的办法，期待能与SoC技术相互配合达到相辅相成的效果，并对下一代芯片堆叠的ThroughSilICon Via(TSV)技术也稍加说明。 　　系统级封装(System in Package，SiP)，如前所言将各种不同功能的芯片及组件，整合在同一封装的技术，如图1所示：将各式不同功能的芯片，包含逻辑、模拟与内存芯片经由封装技术整合在一个封装(Package)内，取代原有三个分开封装。 　　一般而言，整合的方式，随着时间的先后，与技术的困难度的增加，如表1所示，有下列数种： 　　1.平面式(side bv Side Placement) 　　2.堆栈式(stacked Structure) 　　3.嵌入式(Embedded Structure) 　　SiP技术通常可以带来以下的好处，有助于提高产品的竞争力。 　　1.微型化(Miniaturization)：一般掌上型(Hand Held)电子产品，例如手机、iPAD平板计算机或MID(Mobile Internet devICes，即行动连网装置)等，讲究轻薄短小。SiP能将电路板(PCB)上原本各自独立分开的集成电路与电子组件，整合在一起，省下了所占的面积、材料，使得电子产品更轻、更薄、更短、更小，产品价值及竞争力因此提高，是SiP技术最容易被看到的优点。又如图2显示，近来很流行的固态硬盘(Solid State Disk，SSD)，在技术上就可以将逻辑控制芯片与动态内存芯片(DRAM)、闪存(NAND Flash)整合在同一封装内，其所占的面积可以比传统硬盘(Hard Disk)轻小许多，又有防震耐摔的特性，更适合应用在各式各样随身携带型的消费性电子产品。 　　2.产品上市时间(Time To Market)相对缩短，符合电子产品随时代流行迅速变化的特性。例如若要将模拟与射频(RF)芯片同时整合在标准逻辑芯片制程上(SoC)，其设计与制造技术的开发时程与刚难将远比已经各自成熟的技术多很多，将严重影响电子产品最重视的上市时间与成本。图3显示全新开发一个具备各种功能SoC与利用已开发完成 　　图3 Soc与SiP在开发时程与成本之比较示意图的SoC加上SiP封装技术的方式所花费的研发时间与成本之示意图。 　　3.芯片功能表现更佳：相对电路板(PCB)的方式，SiP技术可以缩短金属联机的距离，进而降低其寄生阻抗(电阻／电感／电容)，以提升传输速度、改善电磁干扰、并能减低耗电。以下图4为模拟“SoC+Memory 0n PCB’与“SiP(SoC+Memory)”对于Jitter眼图(Eye Diagram)与抗噪声(Power/Ground Switching Noise)能力来看，SiP相对于传统技术效能更好! 　　4. 　　异质芯片的可整合性(HeterogeneousIntegration)：SiP可将各式不同技术、不同制程、不同晶圆厂、不同大小的芯片整合在同一封装内，使各种功能不同的芯片，能选择使用其最具成本效益的制程。 　　例如射频(RF)组件的制程微缩到90 nm。似乎已遇到了瓶颈，换言之，其实体面积受限于效能所需已难以再缩小，若整合在65／40／28 nm SoC制程，将会以相近的面积整合在较昂贵的制程内，其成本将难以有效降低!另外，又如传统动态内存(DRAM)、闪存(Hash)的制程更与逻辑制程大不相同，若以嵌入式DRAM、Flash(embedded DRAM／Flash)跟逻辑电路整合在SoC内，其单位位(bit)所占的面积将比传统制程大许多，成本因而升高，这也就是为什么嵌入式DRAM、Flash的内存容量通常无法太大的原因。若系统需要较大容量的内存，就势必需要外挂内存IC或用SiP技术整合在一起。其它又如硅锗(S