半导体集成电路--MOS晶体管基本原理与MOS反相器电路.pptVIP

* The P-Select Layer * Drawing the N-Well * Placing the PMOS and NMOS transistors * Connecting the Output * Connecting the Input * Making a Metal-1 connection for the Input * Power Rails * P-Substrate Contact * N-Substrate Contact * Enclosing the substrate contact * Design Rule Checking * Final Layout * 结 论 静态CMOS逻辑电路噪声容限较大 CMOS电路的特点之一是功耗小，其静态功耗几乎为0 CMOS反相器为无比反相器 CMOS反相器的PMOS和NMOS沟道宽的比值大约为2：1(L 相同)时，tPLH和tPHL大致相同，上升时间和下降时间也大致相同 为了减小tPHL（或下降时间tf）,可增大NMOS的尺寸 为了减小tPLH （或上升时间tr）,可增大PMOS的尺寸 * 作 业 考虑具有如下参数的CMOS反相器 求电路的噪声容限以及逻辑阈值.电源电压取3.3V. 2. 设计一个CMOS反相器: 器件参数同上题,电源电压为3