基于FPGADSPGPIB接口设计.docVIP

基于FPGADSPGPIB接口设计 　　摘要： 简要介绍GPIB的接口规范，阐述GPIB专用芯片NAT7210APD的基本原理和功能，给出基于FPGA+DSP的GPIB接口的硬件设计方案和基本软件控制流程。 　　关键词： GPIB接口；NAT7210APD；FPGA+DSP 　　中图分类号：TN47 文献标识码：A 文章编号：1671－7597（2011）0920050－01 　　 　　0 引言 　　传统GPIB接口多数采用单片机加GPIB核心电路构成，随着GPIB在接口多样化，协议的复杂化系统中应用需求的增加，一种能兼顾多接口和复杂协议处理平台的设计尤为必要，FPGA灵活的接口功能和DSP的强大的协议处理能力刚好满足需求，因此，本设计中采用基于FPGA+DSP架构的GPIB接口设计方案。 　　1 GPIB总线介绍 　　GPIB（General Purpose Interface Bus），也称为HP-IB或IEEE-488总线，目前最高传输速率可到8MBps。GPIB是一种24芯的位并行，字节串行总线，由16根信号线和8根地线组成，16条信号线分成3组： 　　1）8根数据线（DIO1-DIO8） 　　双向数据线，与GPIB总线通信，传送命令和信息，大多数据命令由7位ASC11码或ISO码组成，DIO8不用或用作奇偶位校验位。 　　2）5条接口管理线 　　IFC、ATN、REN、EOI、SRQ。 　　3）3条握手线（NRFD、NDAC、DAV） 　　DAV（DATA VAL ID）：数据有效信号线，DAV=1（低电平）表示数据有效。 　　NRFD（NOT READY FOR DATA）：未准备好接收数据信号线NRFD=1表示未准备好接收数据，只有各接收设备均准备好接收数据，NRFD才会为零（高电平）。 　　NDAC（NOT DATA AC2CEPIED）：不（未）接收数据信号线。 　　NDAC=1表示不接收数据或数据未接收。当设备都收到了数据，NDAC为零。 　　GPIB系统中配备的这三条数据字节传递控制母线，在我国叫三线挂钩控制传送，又简称挂钩母线，用于控制数据字节的传送。 　　2 电路设计方案 　　2.1 硬件设计 　　GPIB接口硬件设计框图如图1所示。 　　 　　 　　图1GPIB接口硬件设计框图 　　为实现GPIB与多种接口间通信，需要一个灵活的接口转换平台，FPGA（可编程逻辑器件）具有丰富的可编程逻辑资源和高速的处理能力，同时可支持多种接口标准，并可随接口标准演变而改变其功能和配置，因此方案中选用应用广泛，业界颇具盛名的Xilinx（赛灵思）公司的FPGA芯片XC4VLX40完成GPIB与其他接口的转换；而GPIB与其他设备间通信协议转换及GPIB协议芯片配置，方案中选用TI公司TMS320C2812芯片来完成。 　　GPIB核心电路由通用的NAT7210APD、SN75160、SN75162组成，NAT7210 　　APD作为协议芯片，主要实现GPIB总线接口功能。芯片选用美国NI（Natio 　　Nal Instruments）公司生产的几种GPIB专用芯片之一，满足IEE4888.2需求，40pin双列直插封装，TTL电平，最高可达20M的可编程时钟，16个基本寄存器，通过对寄存器的读写完成接口功能，详细信息可参考NAT7210 Reference Manual。SN75160、SN75162芯片分别是GPIB总线驱动器和收发器，分别连接GPIB数据线和控制信号，与协议芯片配合使用，实现GPIB总线的功能。 　　FPGA+DSP架构的平台设计，结构灵活，通用性强，适合模块设计，能有效提高算法效率，缩短开发周期，设备维护和升级方便。 　　2.2 工作原理 　　GPIB系统的设备有控者、讲者和听者三种属性。实际设备可具有其中的一种、二种或三种属性。本设计中的专用计算机是控者，具有讲、听、控3种属性，与接口板连接的设备通过控者寻址为听者或讲者。 　　当计算机在GPIB总线上发出“讲”寻址命令后，GPIB接口功能电路自动将“讲”地址消息与NAT7210APD地址寄存器中的内容进行比较，若相同则NAT7210APD进入讲者状态，可向计算机发送数据，FPGA将从其他设备接收的信息发给DSP，DSP将其进行协议处理后再通过FPGA以三线挂钩方式送到GPIB总线上。与此同时，计算机将自身设为接收者（听者）。同样，当计算机在GPIB总线上发出“接收”寻址命令后，GPIB接口功能电路自动将“接收”地址消息与NAT7210APD地址寄存器中的内容进行比较，若同，则NAT7210APD进入接收者（听者）状态，可给从总线接收数据，计算机将自己设为讲者，向总线发送数据。