- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA多路数据采集系统设计_000002
基于FPGA多路数据采集系统设计_000002
摘 要:数据采集系统是现代检测控制技术的关键,是模拟域与数字域之间的纽带,广泛应用于诸如军事、工业控制、深海测量等各领域,目前常用的是专用数据采集卡。相比较专用采集卡,基于FPGA设计的数据采集系统具有多功能、高效率、易升级、低功耗等优点。实验结果显示,本系统可以采集的电压值变化范围为0~5 V,精确度能达到0.02 V。系统显示可以实现单通道显示与多通道巡检显示切换。
关键词:可编程逻辑;数据采集;硬件语言;模数转换
中图分类号:TP391.4 文献标识码:A 文章编号:2095-1302(2015)01-00-03
0 引 言
随着电子工业技术迅速发展,对数据采集系统的许多技术指标,如采样率、通道数、数据处理速度等提出了很高的要求[1,2]。快速高精度完成多路信号的采集以满足工业现场的控制和检测要求,一直是数据采集技术重要的研究方向[3-5]。本次设计研究多路电压数据采集的实现方法,设计一个多路电压数据采集系统,并分析提高数据采集速度和精度的因素。
1 系统实现
1.1 系统功能
本系统主控器能对10米内的8路电压数据进行采集并显示。主要包括:测试用电压源设计。数据采集器第1,2路输入1~5 V可调直流电压,第2~7路分别输入5 V,4 V,3 V,2 V,1 V,0 V直流电压(用于参照实验)。主控器:主控器通过串行传输线路对各路数据进行采集和显示。采集方式包括循环采集(即1路、2路、……、8路、1路……)和选择采集(任选一路)两种方式;循环采集间隔1 s;系统原理框图如图1所示。
图1 系统原理框图
1.2 直流稳压电源
根据系统要求,需提供+12 V、-12 V、+5 V的电压。因此采用了滤波电容、防自激电容及固定式三端稳压器LM7912、LM7905、LM7812等器件设计了精度较高、稳定度较好的直流电压稳压电源。
1.3 A/D转换器
本设计选用的是逐次逼近式A/D转换器ADC0809。其最大输入电压5 V,对0~5 V的采集精度为5/255=0.02 V;所以整个系统的精度也为0.02 V。A/D决定了本设计所测电压范围为0~5 V,如果扩展量程范围,可在其输入电路中添加乘法器使大电压降低至可控范围。
1.4 通信电路
本系统所用双绞线采取了双向传输、多路复用的方法。即地址同步脉冲与数据同步脉冲共用一根同步脉冲线,地址与数据共用一根数据线。接口电路采用RS 485标准接口。
1.5 数据采集块设计
数据采集块(从机)FPGA控制ADC0809芯片工作,将采集到的八路模拟电压信号串行码送入传输线路。顶层Block原理图构建如下(图2)。具体每个模块用VHDL代码在Quartus II 9.1实现。
图2 数据采集块顶层Block原理图
aaa模块用于ADC0809的控制,其输入输出I/O口分别对应接ADC0809的CLK, START,EOC,IN[7..0]接din[7..0]。其中时钟clk输入为65 kHz。ADC0809控制模块如图3所示。
cb模块用于实现二进制数字信号变串行码输出。其中输出端口d输出串行数据;sign为数据并串输出标志;din[2..0]为选择通道的地址输入;cin[7..0]为输入的二进制数字信号;clk输入2 Hz 。cb模块如图4所示。
图3 ADC0809控制模块
图4 二进制数字信号变串行码输出模块
aaa和cb模块的工作时钟65 kHz和2 Hz;分别用分频模块clk_a和clk_b对主时钟50 MHz分频获得。
1.6 主控器设计
主控器(主机)对采集到的各路数据进行采集和显示。采集包括循环采集(即1路、2路、……、8路、1路……)和选择采集(任意一路)。主控器顶层Block原理图如图5。具体每个模块用VHDL代码在Quartus II 9.1实现。
keyboard模块为键盘扫描模块。其功能是:按9号键循环显示各路数据和通道号;按1-8号任意一个键显示任意一路通道号和电压数据。key_hang[3..0]接矩阵键盘行线;FPGA控制循环输出行信号“1110”、“1101”、“1011”、“0111”。当没有键按下时,key_lie[3..0]列信号输入端检测到的是“1111”。当有键按下时,例如按下1键,此时key_hang[3..0]行信号输出为“0111”。行列信号相并“key_hangamp;key_lie”为时,可以译键值为1。同理可以得到其
原创力文档


文档评论(0)