基于FPGA大屏幕LED控制器研究与设计.docVIP

基于FPGA大屏幕LED控制器研究与设计 　　摘 要 本文设计了一种基于FPGA的大屏幕LED控制器，PC通过串口将显示的数据传送到FPGA的内部，在内部使用RAM模块进行存储，内部通过控制模块将数据输出，通过电源转化芯片74HC245，将3.3V的电压转化为5V，与外部显示模块连接。采用verilog语言进行设计，在ALTERA EP2C35的综合主频达到160.6Mhz。 　　关键词 LED控制器；串口；显示模块 　　中图分类号TN7 文献标识码A 文章编号 1674-6708（2011）56-0184-02 　　The Research and Design of LED Controller Based on FPGA 　　 　　DONG Yun-yun 　　Yantai Nanshan University，Yantai 265713，Shandong Province，China 　　 　　Abstract In this paper design a LED Display Screen controller based on FPGA. The PC send the data to FPGA with serial interface, and the data is store in the RAM of FPGA. The internal module controll the data and make it display in the LED screen. 74HC245 converted the IO volte from 3.3V to 5V and the pin can connect with the display module finally. The design in FPGA is discripted with verilog, and the max frequency is 160.06 Mhz which is synthesized on Altera EP2C35. 　　Keywords LED controller；Serial interface；Display module 　　 　　0 引言 　　现在大屏幕LED显示系统 已被广泛应用与各个领域，LED显示屏的应用已经比较普遍,而且随着应用的普及,更多新式的LED 显示屏会应用在更多的场合,所以研究大屏幕LED的显示很有实际意义。LED大屏幕的显示系统大部分采用单片机实现[1-3]，由于单片的结构和功能简单，需要大量的外围电路，设计较为复杂。FPGA的IO资源丰富，本身含有RAM资源，不需要存储器的扩展，容易实现系统的片上集成，而且FPGA上可以使用现有的IP实现，使得设计更加方便。以EP2C35为例，内部的逻辑单元为33 216个，片内的RAM资源为484Kbits器外部通用的IO引脚达到400多个，同时还集成了PLL、乘法器、FIFO以及各种IP资源。 　　 　　图1 系统架构图 　　1设计方案 　　本文的设计方案如图1所示，首先经过软件预处理产生的需要显示的数据，PC机通过串口将数据发送到FPGA，内部的串口模块接收PC发送过来的数据，并将其存储在内部的RAM中，显示单元将控制显示的数据。最终通过外部接口将数据发送到控制器中。 　　2 外部接口电路 　　FPGA的IO的供电电压为3.3V，而外部的LED模块的供电电压为5V,因此需要电压的转化。 本文采用的电压转化芯片是74HC245[4]，它可以实现3.3V到5V的电压转换，并且可以通过控制端口控制电压转换的方向。如图2所示，FPGA内部的控制信号和数据信号通过74HC245实现信号的电平转换，通过74HC164进行数据的串转并操作和数据的锁存。 　　 　　图2 外部接口电路 　　3 FPGA处理模块的设计 　　 　　图3控制模块的状态机流程图 　　 　　表1 综合结果 　　FPGA内部的模块如图3所示，它主要包括4部分，即串口接收模块、数据处理模块、显示数据存储器和显示控制模块。首先，PC机发送的数据通过串口传送到FPGA内部，通过UART（串口）模块接收发送过来的数据，数据处理模块把从串口接收来的数据写入到显示数据的RAM中,显示控制模块根据系统的要求，读取存取器中的数据进行显示。同时为了系统的时钟的稳定性，外部的clock经过PLL后再进行输出，保证了系统的稳定性。综合结果如表1所示。 　　4 测试波形图 　　通过ALTERA Quartus II [5]中集成的分析仪signal tap采集的FPGA内部实际运行中的信号如图3所示， lock_col是列的锁存信号,shift_co