基于FPGA新型视频光端机模块设计.docVIP

基于FPGA新型视频光端机模块设计 　　摘 要：为解决模拟视频光端机传输容量小、业务能力少、信号易衰减、易串扰等问题，文中设计了一种基于FPGA的新型视频光端机模块。视频光端机是视频监控系统中最重要的组成部分之一，该模块可将硬件设计、软件设计及信道编解码等进行综合运用，并经FPGA对数字视频信号进行处理，然后使用 Quartus II开发套件实现软件设计，并对各个模块输入相应波形进行测试，然后运用ModelSim10.0 SE对各个模块以及系统进行功能仿真和时序仿真。通过多次测试证明：该系统性能稳定，可靠性高，图像质量清晰。该成果目前已应用到实验教学当中，且收到了较好的教学效果。 　　关键词：新型；视频光端机；Quartus II；ModelSim10.0 SE 　　中图分类号：TP39 文献标识码：A 文章编号：2095-1302（2016）07-00-04 　　0 引 言 　　数字视频光纤传输系统是把一到多路的模拟视频信号通过模数转换将模拟信号转换为数字信号，再经过编码及光电转换后以光信号在光纤介质中传输视频的一组设备。随着电子技术的迅速发展，数字视频光端机的结构更加复杂，其集成化程度也越来越高。而且现今视频光纤传输系统具有更多的功能及更强大的数据传输能力，其结构也随之更加复杂，成本也更高昂。而本设计提供一种简单、低成本、开放式的数字视频光端机。通过本设计能够便捷地观测视频信号在整个传输系统中的传输状态，并且本设计还包含FPGA、图像处理、数字信号处理、电路分析及应用等知识点，在设计过程中，能够基本掌握相关理论知识的应用能力[1]。 　　1 数字视频光端机的总体结构设计 　　该模块的硬件设计原理框图如图1所示，该视频光端机模块即数字视频光纤传输系统，主要分为发送部分和接收部分，发送部分的主要功能是信号采集和信号处理，接收部分的主要功能是信号处理和信号恢复，发送机和接收机采用光纤连接[2]。 　　发送部分首先将摄像头采集的视频信号经过高速视频信号放大器放大后送至高速A/D转换，经FPGA对数字视频信号进行处理、并/串转换、电/光转换后送入光纤信道传输，信号测试单元可测试各个电路信号状态并保留FPGA下载接口，提供二次开发功能。 　　接收部分电路的功能是发送部分的逆过程。由于数模转换器输出的模拟信号具有高频分量且信号很微弱[3]，因此需在后级电路中加入滤波及放大电路后才能输出到视频输出接口。 　　2 硬件电路设计及器件选型 　　2.1 视频采集电路 　　视频采集电路由彩色摄像头、低通滤波器、视频放大器及电平调整电路组成。其功能将模拟视频信号进行滤波、视频放大及电平调整后输出到模数转换器。本设计采用SGM9110视频专用放大器芯片，其芯片接线图如图2所示。 　　2.2 模/数转换和数/模转换电路 　　考虑到系统分辨率、功耗和成本，设计中选择美国德州仪器（TI）公司的TLC5510I并行比较型模数转换器。采用24引脚的贴片封装（TSSOP-24），采样频率为13.5 MHz；数/模转换设计采用20引脚的贴片封装（TSSOP-20）的TLC5602C。 　　视频模数转换电路的功能是把处理后的模拟视频信号转化为数字视频信号[4]。PAL制视频信号的带宽为0～6 MHz，由奈奎斯特抽样定理可知[5]，视频转换电路的采样频率至少为12 MHz才能保证接收端可以完整的恢复视频信号，否则将出现频率混迭效应。 　　数模转换完成与模数转换相反的功能，即把数字编码的视频信号数据转换成标准的模拟彩色全电视信号，再经过放大电路后，送入监视器。考虑到本系统中包含多路视频，因此尽量选择具有多通道的数模转换器件。这样不仅能使系统电路的集成度和可靠性更高，而且也相应地降低了成本。经过多方面的比较和参考，最终选定了美国德州仪器（TI）公司的TL5602C高速数模转换器。 　　2.3 主控电路 　　主控电路主要对模/数转换后的8位数字信号进行数字编码，同时为外围电路提供必要的驱动信号[6]。设计采用Altera公司MAXII系列的EPM570T100C5N芯片。芯片具有570个逻辑单元（LE），用户Flash存储量为8.192 Kb，器件引脚到引脚的逻辑延迟固定为4.5 ns，其输入时钟频率最高可达304 MHz，而且可以通过JTAG接口实现在线编程。EPM570T100C5N芯片外围电路设计如图3所示。 　　在PCB的设计中EPM570芯片的每个电源引脚均有一个0.1 μF的瓷片电容去耦，以保证器件的稳定工作。晶振电路采用54 MHz有源晶体振荡器，将有源晶振输出的时钟信号四分频，即13.5 MHz。 　　2.4 电源电路设计 　　EPM570T100C5N的供电分为核心供电VCCINT和I/O供电VCCIO两种，其核