基于多核处理器电源管理系统设计与实现.docVIP

基于多核处理器电源管理系统设计与实现 　　摘要：针对TI公司TMS320C6678多核处理器的特性要求，提出了一种基于多核处理器的电源管理系统的设计方法。该系统在实现TMS320C6678对各路电源的幅值特性要求以及对所需各路电源时序控制的同时。可以完成内核电压的动态调控。经验证，TMS320C6678处理器在该电源管理系统下工作稳定。 　　关键词：TMS320C6678；电源管理；时序控制 　　中图分类号：TJ760；TN86 文献标识码：A 文章编号：1673-5048（2017）02-0077-04 　　0引言 　　TMS320C6678是TI公司推出的基于Keystone架构的多核DSP处理器，该处理器内部集成了8个DSP内核，单核主频最高可达1.4 GHz，定点运算能力最高为44.8 GMAC，浮点运算能力最高可达22.4 GFLOPS，同时集成了丰富的高速外设接口以及Cache。其强大的性能使其在军工、航天等方面有着广泛的应用，尤其在面向多核并行计算方向扮演着重要的角色。 　　高性能不可避免地带来高功耗，在满负荷运行状态下，处理器需要较大的工作电流，普通的电源管理芯片已经不能满足处理器的需要；同时，不同的运算负荷状态下，处理器所需的工作电压也不尽相同，因此根据运算负荷设计一种幅值可调的电源管理系统成为一种趋势。本文设计采用了UCD9222与UCD7242电源管理芯片，芯片输出的动态可调电压可以满足处理内核对供电的需求。 　　1电源管理总体设计 　　TMS320C6678内部各模块由于其功能的不同，所需的电压也不尽相同。根据各模块的功能需求，TMS320C6678共需五路电源，分别为CVDD，CVDD1，DVDD18，DVDD15以及VREF。其中VREF通过DVDD15分压产生，故本文将重点讨论CVDD，CVDD1，DVDD18，DVDD15四路电源的设计。各路电源的功能如表1所示。 　　经过综合评估，设计采用12 V外部供电，整个电源管理系统如图1所示。 　　对于处理器所需的两路IO电源DVDD18与DVDD15，采用了LTM4620A来产生，输出电压值由LTM4620A反馈调节电阻RFB来配置。 　　对于TMS320C6678的两路内核电压CVDD与CVDD1，采取了UCD9222+UCD7242的模式。UCD9222为PWM控制器，UCD7242受UCD9222的PWM所控，可以产生两路最大电流为10 A的输出电压，符合设计需要。 　　1.1上电时序要求 　　为了能使TMS320C6678正常启动，必须严格遵守其上电时序。处理器的上电分为两个阶段，分别为电源上电阶段和复位阶段。其中复位阶段所需要的三个复位信号RESET，PORESET与FULLRE-SET的时序由可编程逻辑器件来产生，不在本文的讨论范围内，因此不再赘述。 　　电源上电阶段用来产生处理器所需四路电源的上电时序。TMS320C6678共有两种上电模式，分别为内核先于10上电和10先于内核上电。其中内核先于10上电的顺序依次为CVDD，CVDD1，DVDD18，DVDD15；而IO先于内核上电的顺序依次为DVDD18，CVDD，CVDD1，DVDD15。本文设计采用了10先于内核上电的模式，如图2所示。 　　1.2SmartReflex电源管理 　　TMS320C6678由于器件的复杂性，其功耗也随之增加。处理器的功耗主要由动态功耗和静态功耗两部分组成。处理器在内部晶体管结构变小使其性能变高的同时，也带来了较大的漏电电流，静态功耗也随之变大，因此静态功耗主要取决于晶体管的结构以及工艺水平，对于用户来说是没办法降低的。动态电流功耗取决于时钟频率的快慢，晶体管翻转越快，动态功耗越大。 　　为了能在保证TMS320C6678性能的前提下同时降低处理器的静态功耗和动态功耗，TI公司开发了SmartReflex技术。该技术能使TMS320C6678在运行过程中对其内核电压随时调整，当运行频率较高时，适当提高内核工作电压；当运行频率较低时，降低内核工作电压。通过这种方式来降低处理器的功耗。 　　一般情况下，当工作频率在1 000 MHz或1 250MHz时，CVDD的初始电压为1.1 V。 　　2硬件电路设计 　　2.1处理器IO电源设计 　　处理器的两路IO电源由LTM4620A来产生，而DDR3的参考电压由TPS51200来产生。 　　单个LTM4620A器件能够产生两路电源输出，每路?出电源均可调节，调节方式为对VFB引脚外接对地下拉电阻进行配置，不同阻值的下拉电阻将产生不同的输出电压。具体计算公式为 　　式中：RFB为VFB引脚的对地下拉电阻。 　　另外，LTM4620A的RUN引脚提供了对两路输出电源