SRAM的动态故障测试研究测试计量技术及仪器专业论文.docxVIP

承诺书 本人声明所呈交的硕士学位论文是本人在导师指导下进 行的研究工作及取得的研究成果。除了文中特别加以标注和致 谢的地方外，论文中不包含其他人已经发表或撰写过的研究成 果，也不包含为获得南京航空航天大学或其他教育机构的学位 或证书而使用过的材料。 本人授权南京航空航天大学可以将学位论文的全部或部 分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 (保密的学位论文在解密后适用本承诺书) 作者签名： 日 期： 南京航空航天大学硕士学位论文 南京航空航天大学硕士学位论文 SRAM SRAM 的动态故障测试研究 I I PAGE PAGE IV 摘 要 随着嵌入式存储器在片上系统(SoC)中的使用越来越广泛，嵌入式存储器测试在工业界和学 术界受到了广泛关注。随着存储器工艺尺寸的减小，为了获得高存储密度和快速的存取速度， SRAM 可能会在制造时出现一些新的缺陷。由于嵌入式存储器通常比较复杂，因此故障的建模 和测试成为了一项比较困难的任务。经典的存储器测试算法只适用于静态故障，而不足以测试 超深亚微米(Very Deep Sub-Micron, VDSM)技术下出现的新型故障，这类新型故障被称为动态故 障。因此，研究 SRAM 的动态故障具有重要的理论意义与实用价值。 本文以 SRAM 的动态故障测试为研究内容，主要研究内容如下： (1) 基于六晶体管构建简化的 SRAM 电路及其参数的选取。为缩短仿真时间，构建了一种 简化的 SRAM 电路，包括预冲电路和写驱动，并通过仿真证实了此简化电路具有正确的读、写 以及保持数据的功能。鉴于本文仿真在 TSMC180nm 工艺下进行，且结合存储单元的 W/L 比例 限制，最终决定选取了各晶体管的尺寸。 (2) SRAM 存储单元的阻抗性开路故障研究。首先介绍了存储单元并对其存在的故障进行了 分析研究，重点研究了动态读破坏故障(dRDF)产生的原因及其测试算法，通过仿真实验得出了 读操作的次数 M、植入故障的阻值和读操作周期之间的联系。然后对静态故障也进行了仿真实 验，并比较了静态故障与动态故障之间的差异。 (3) SRAM 预冲电路的阻抗性开路故障研究。首先介绍了预充电路并对其存在的故障进行了 分析研究，重点研究了未修复写故障(URWF)和未修复读故障(URRF)产生的原因及对应的测试 算法，并通过仿真验证了算法的有效性，且发现 URWF 的测试效率要比 URRF 的测试效率高。 以上所有仿真均采用 TSMC180nm 工艺，且在动态故障研究中首次采用 180nm 工艺，最后 通过 Hspice 电路仿真软件进行仿真、验证。 关键词：SRAM；存储器测试；动态故障；静态故障；TSMC180nm 工艺；阻抗性开路； ABSTRACT With the widespread and ever increasing use of embedded memories in System-on-Chip (SoC), embedded memory has always been concerned in both industry and academia. With the decrease of the size of memory, these devices are prone to new defects due to get the highest storage density and access speed. However, the complexity of the memory makes fault modeling and testing not a trivial task. Classical memory test solutions cover the so-called static faults, but are not sufficient to cover dynamic faults that have emerged in the latest VDSM (Very Deep Sub-Micron) technologies. So the researches on the dynamic faults have significance and practical value. The main content of this paper is research on the dynamic fault test technology, the paper presents as follows: The simplified SRAM is built and the selection of