TDD通信系统基带信号的工程实现-通信与信息系统专业论文.docxVIP

TDD通信系统基带信号的工程实现-通信与信息系统专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
TDD通信系统基带信号的工程实现-通信与信息系统专业论文

万方数据 万方数据 独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方 外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名: 日期: 年 月 日 论 文 使 用 授 权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁 盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 (保密的学位论文在解密后应遵守此规定) 签名: 导师签名:  日期: 年 月 日 万方数据 万方数据 摘要 摘 要 数字通信系统已经在很多领域广泛应用起来了,而且还在不断的改进技术, 向前发展,在数字通信系统中,希望接收端能够在最好的时刻对接收信号进行采 样判决,从而减少误码率。 本项目要求实现采样率为 240MHz 的 TDD(Time Division Duplex,时分双工) 数字通信系统的发送与接收,出于项目要求与成本考虑,采用了 Xilinx 公司的低 成本 FPGA(Field Programmable Gate Array,现场可编程门阵列)来实现该系统, 由于在硬件的实现过程中会受到速度的限制,所以在本项目中的多种算法中都多 用流水线等技术来改善速率,以达到系统要求。 数字通信系统中,同步技术是关键,要想使数字通信系统能够正常并且高效 率的工作,那么必须有一种好的同步法,同步技术直接影响通信质量,同步包括 了载波同步、帧同步、位同步等,位同步是最基本的同步,要达到正确的采样和 判决,位同步必须要正确,这样才能在接收端恢复出正确的数据,本文采用了 Gardner 位同步算法来达到位同步要求,通过算法的 Simulink 模型仿真与 System generator 仿真,并在 FPGA 上实现该算法。 在数字通信系统中,信号会存在相位模糊或者长连码的情况,所以为了消除 相位模糊和消除长连码,更好的获取位定时同步信息,希望得到丰富的位的翻转, 这个可以通过差分编码和线路码型的变换来实现,差分编码可以很好的消除相位 模糊,线路码的转变可以很好的平衡数据信号中的不同位码,从而避免信号中出 现长连码的效果,数字通信系统中常用 mBnB 线路码来实现,优点就是使最大相 同码的连码减少,增加位定时信息,并有简单的检错的功能。 关键词:位同步、线路编码、FPGA 实现。 I ABSTRACT ABSTRACT Digital communications system has been used widely in many fields, and also they are in constant improvement techniques to move forward. The receiving end is expected to detect the best sample moment to judge the right signals, thereby reducing the error rate in digital communication systems. This thesis aimed to achieve a sampling rate of 240MHz’s TDD communication system to send and receive signals. For the project requirements and cost considerations, we use the low-cost Xilinx FPGA chip to implement the system. In the hardware the implementation process will be subjected to speed limits, so we use the pipelining technique in many of the algorithm to improve the speed as to meet the system requirement. In the digital communications, synchronization is a key technology. It’s need a good synchronization if you want the

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档