数字锁相环在倍频电路中应用.docVIP

数字锁相环在倍频电路中应用 　　【摘 要】：文章简述了锁相环的发展和组成，重点介绍了数字锁相环PE3236的内部组成，并分析了利用PE3236、二分频器、四分频器以及环路滤波器、压控振荡器组成的倍频电路，并且对环路滤波器和环路特性作了简要说明，从而给出了一种实现了频率合成的更加优化的方法。 　　【关键词】：PE3236; 单片数字锁相环(PLL); 环路滤波器(LF); 压控振荡器(VCO); 单片分频器 　　中图分类号:TN742.1文献标识码：A 文章编号：1002-6908(2008)0110034-01 　　 　　1. 引言 　　 　　 锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。锁相原理在数学方面,早在30年代无线电技术发展的初期就已经出现。1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述,用锁相环路提取相干载波来完成同步检波。到了40年代电视接收机中的同步扫描电路中开始广泛的应用锁相技术,使电视图像的同步性能得到很大改善。进入50年代，随着空间技术的发展,由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章,同时解决了锁相环路最佳化设计问题。在60年代,维特比(Viterbi)研究了无噪声锁相环路的非线性问题,并发表了相干通信原理一书。到了70年代林特塞(Lindscy)和查里斯(Charles)进行了由噪声的一阶、二阶及高阶锁相环路的非线性理论分析,并做了大量实验以充实理论分析。 　　 　　2. 基本原理 　　 　　 锁相技术是实现相位自动控制的一门学科，锁相环是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。它由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差 ，并输出误差电压Ud 。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除 ，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f。拉向环路输入信号频率fi ，当二者相等时，环路被锁定 ，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。文章主要介绍用锁相技术的间接合成方法实现锁相频率的合成。其基本框图如图1所示。 　　 　　3. 倍频电路 　　 　　 （1）数字鉴频鉴相器 PE3236 　　 PE3236芯片是PeregrineSemiconductor公司生产的一种高性能的整数分频集成数字锁相环芯片。它的最高分频频率可达2.2GHz。PE3236采用了UTSiCMOS技术，具有超低相位噪声的优良性能，它由前置分频器、计数器、频率鉴相器和控制逻辑组成, 组成框图如图2所示。 　　 PE3236有三个计数器M、A、R，其中M为9位计数器，A为4位计数器，R为6位计数器。其中，M和A计数器对输入频率Fin进行整数分频，并和fc进行鉴频。对M和A计数器的分频比进行设定是通过对计数器的每一位进行二进制(高低电平)设定来完成的。用户可根据自己的需要采用串口模式、并口模式、硬件模式其中之一来进行设定工作。主计数器输出频率fp和参考计数器输出频率fc即为鉴相频率，他们和输入频率、参考频率的关系为： 　　 由（1）式不难得出计数器的分频比N的取值应为：N=20…22, 30…33, 40…44, 50…55, 60…66, 70…77, 80…88。 　　 PE3236的参考频率fr所允许的最大频率值只有100MHz，如果我们的输入频率为100MHz，为确保器件工作稳定需要降低PE3236的参考频率，在fr之前加一个二分频器。PE3236的工作频率fin所允许的频率最高为2.2GHz，最低必须大于200MHz，如果我们需要的VCO的输出频率为2.4GHz，大于了fin所允许的最大频率值。这就需要在VCO和PE3236之间加一个四分频器:Fin=fo/4。其环路框图如图3所示： 　　 （2）环路滤波器 　　 环路滤波器(LP)具有平滑输出和滤除高频成分的作用，用一个运放来实现此功能。PE3236的鉴相器为双端输出/PD_U和/PD_D，因此对运放接成差动工作方式。环路滤波器(LP)如图4所示。 　　 从改善VCO近端噪声和减小环路建立时间角度来看,环路自然频率ωn越高越好；但从抑制鉴相频率的角度来看,环路自然频率ωn越低越好。另外, ωn太高对环路稳定性也不利,这是因为ωn取高了,环路中各种寄生相移因素就不能忽略。环路阻尼系数的选取与环路等效噪声带宽、环路建立时间、环路稳定性均有关。从环路等效噪声带宽来看,ξ取0.5 时环路等效噪声带宽有一个最小值；从环路