基于VHL的S设计.docVIP

信息与通信工程学院 VHDL课程设计 2013年5月 基于VHDL语言的DDS的设计 设计内容 DDS即直接数字频率合成，是近年来发展起来的一种新的频率合成技术， 其主要优点是相对带宽很大，频率转换时间极短（可小于20 ns）,频率分辨率很 高，全数字化结构便于集成，输出相位连续可调，且频率、相位和幅度均可实现 程控。DDS能够与计算机技术紧密结合在一起，克服了模拟频率合成和锁相频 率合成等传统频率合成技术电路复杂、设备体积较大、成木较高的不足，因此它 是一种很有发展前途的频率合成技术。DDS技术现己在接收机本振、信号发生 器、通信系统、雷达系统等方面得到广泛应用。数字频率合成器作为一种信号产 生装置己经越来越受到人们的重视，它可以根据用户的要求产生相应的波形，具 有重复性好、实吋性强等优点，己经逐步取代了传统的函数发生器。 我们组本次课程设计的0的是设计基于所学课程VHDL硬件描述语言开发 出一个能产生正弦波、方波、三角波、锯齿波等波形的信号源。 实现方案 2.1 DDS原理 直接数字频率合成是采用数字化技术，通过控制相位的变化速度，直接产生 各种不同频率、不同波形信号的一种频率合成方法。DDS的棊本结构如图1所 示，它主要由相位累加器、正弦ROM表、D/A转换器和低通滤波器构成。 图1 DDS工作原理图 DDS工作吋，在吋钟脉冲的控制下对频率控制字K用累加器进行处理 以得到相应的相位码，然后由相位码寻址波形存储器进行相位码一幅度编码变 换，再经过D/A数模变换器得到相应的阶梯波，最后经过低通滤波器对阶梯波 进行平滑处理即可得到由频率控制字K决定的频率可调的输出波形。参考频率 源一般是高稳定的晶体振荡器，用于DDS中各部件的同步工作，因此DDS输 出的合成信号频率稳定度与晶体振荡器是相同的。在标准频率参考源的控制下， 频率控制字K可决定相应的相位增量，相位累加器则以步长K进行线性累加， 相位累加器积满吋就会产生一次溢出，从而完成一个周期性动作，这个动作周期 即是DDS合成信号的一个周期。通常N位相位累加器的最小值为0,最大值为 2N-1,故最后输出信号的频率为f0=Kfc/2频率分辨率的大小为△f=f./2。 实际运用中，根据实际需要所计算出的K很难为整数，因此不可避免地会存在 频率误差。如将计算出来的K的小数部分舍去，那么最终输出信号的频率误差 不超过频率分辨率Af ;如果将K的小数部分四舍五入，则频率误差不会超过 0.5Af。 DDS技术可以理解为数字信号处理屮信号综合的硬件实现问题，即给定信 号幅度、频率、相位参数，产生所需要的信号波形，也可以认为是给定输入时钟 和频率控制字K,输出一一对应的正弦信号。由于DDS采用了不同于传统频率 合成方法的全数字结构，所以它具有直接模拟频率合成和间接频率合成方法所不 具备的一些优点。 2.2基于FPGA的DDS模块设计 DDS遵循奈奎斯特（Nyquist）取样定律，即最高的输出频率是时钟频率的 一半（f?max=0.5 ft.）。在实际应用中DDS的最高输出频率还由允许输出的杂散 水平决定，一般情况下f（）max彡0.4ft.。在使用FPGA设计DDS时，要在满足系 统要求和保持DDS原有优点的基础上，尽量减少硬件复杂性，降低芯片面积和 功耗，提高芯片速度。综合以上考虑，所设计DDS电路的电路结构如图2所示。 .倾率调谐字输入输■入寄存器相位系加器低位累加說铋度？相位抟换电路 1系统制电 .倾率调谐字输入 输 ■入 寄 存 器 相位系加器 低位累加說 铋度？相位抟换电路 1 系 统 制 电 路 基准时钟 进位仿母 术 运 r 电 路 ROM 捧术运算电路 相位调制数据输入 加法器 股制信号 输出脫制 MMI 图2用FPGA买现的DDS电路功能框图 2. 3采用方案 上述框图中的实现方案需要ROM模块，用来存储波形的取样值.mif.文件。 相位累加器模块产生波形数据ROM的8位读取地址RomAdder,设计复杂程度 相对高，所以我们组另辟蹊径，并没有采用ROM实现，而采用了描点法，对应 于不同的相位值给定不同的波形幅度取样值。此设计中，我们取样了 64个和位 点，随着相位点的变化，针对不同要求的输出波形，给定相对应的输岀幅值，从 而产生不同的输出波形。通过拨码开关可以选择输出正弦波，三角波，方波等不 同波形。在FPGA工程文件屮，采用Sel[3..O]l来选择，当Sel为0001时，输出 正弦波；当Sel为0010时，输出方波；当Sel为0100时，输出三角波；当Sel 为1000时，输出锯齿波。将输出端接到实验板中的DAC0832,实现数模转换后， 通过示波器即可观察到相应的实验波形。 3实验仿真 此次课程设计初衷是打算在示波器上观察输出波形，但是由于实验箱中的 DAC08