针对总线和ＰＯＬ转换器优化ＭＯＳＦＥＴ.docVIP

针对总线和ＰＯＬ转换器优化ＭＯＳＦＥＴ 　　随着能够降低系统成本井提高系统效率的中间总线架构(1BA)在电信功率系统中的日渐流行，MOSFET的额定击穿电压也正在不断扩展，以优化RDS(on)和成本性能。本文将讨论在商用DC／DC转换器和POL转换器中日益普及的MOSFET特性。 　　 　　固定比率DC／DC砖型转换器 　　 　　基本的IBA结构如图1所示，这样的电压转换路径极大地方便了系统设计人员的工作。该结构允许使用固定比率的DC／DC砖型转换器来实现高效的解决方案。DC／DC砖型转换器可以是非调节、半调节或全调节式，具体的选择受到输入电压范围和所需的稳压效果的影响。 　　 　　商用电源生产商可提供4：1(12V)，5：1(9．6V)和6：1(8v)的变压器转换比率，来实现高效率性能。选择的比率应能最大程度地增加所需的POL输出电压，例如，对5V和3．3v的输出可选择12V的输入。较低的输出电压可以充分利用较高的转换比串(较低的次级电压)来优化POL的占空比，以防止高压侧MOSFET出现极小的占空比，否则可能会造成贯通和时序问题，导致效率降低及热效应。基于与图l同样的理由，图2所示的5V总线可以用于2V以下的一组输出。 　　 　 对于非隔离型POL转换器来说，高效率的POL可使具成本效益的解决方案不再需要墓于相对简单的同步降压拓扑的隔离。 　　 　　总线转换器的MOSFET选择 　　 　　为总线转换器选择MOSFET时，所需的额定VDS将取决于输入电压的摆幅和所选择的拓扑。 　　电信输入总线具有很宽的电压范围：36V到一75V或35V一55V或48V±5％(43V一53V)。 　　拓扑通常都与转换器的输出功率有关。常用的1／4砖型转换器的典型输出功率是250W，对于该功率水平一般选择半桥架构。适合这种拓扑的MOSFET额定电压值及趋势如表1所示。 　　 　　 　　初级MOSFET 　　 　　额定击穿电压 　　过去2年，由于电信和网络系统中的电信输入电压范围缩窄，使初级MOSFET的选择在传统的200V／150V／100V基础上又增加了80V和60V。 　　 　　额定阈值电压 　　在初级驱动器中，许多都提供6V以下的UVLO(欠压锁定)功能。这使Vth得以提高，并有可能利用栅级氧化来降低寄生损耗。 　　 　　封装 　　过去5年间，采用S08封装的MOSFET逐渐获得采纳。从使用1个D2PAK转向使用数个标准508MOSFET，有助于解决电路板的散热问题，并能提供较小的外形尺寸。随着功率密度的增加，漏极暴露在封装底部的高热效S08的性能也相应提升，但却不会增加封装面积。目前，该方案正在电源行业中广泛使用。 　　 　　次级MOSFET 　　 　　总线转换器的特点是在初级和次级中都使用相同的部件，这简化了BOM。过去，这类MOSFET的适用领域仅限于汽车应用。 　　对于12V的输出，可使用VDS为40V、60V和80V的低RDS(on)MOSFET，对应于40V、60V和80V，其RDS(on)额定值分别为7．5mΩ、10mn及16mΩ。RDS(on)和Qg的优化特性如表2所示。 　　 　　非隔离POLMOSFET的选择 　　基于同步降压拓扑的要求，额定VDS需要在最大额定输入电压之上有一个降额因子。例如，12Vin+10％=13．2Vmax＋(2V的尖峰)1 5．2 V／0．8(20％的降额因子)＝19V，故可以使用VDS额定值为30V的MOSFET。 　　业内有迹象显示未来将提供25V的额定VDS对于5V和3V来说，普遍采用带有3条总线的20V击穿电压MOSFET，并具有2．5V　RSDS(on)额定值以避免使用电荷泵或另外的5V电源。但缺点是2．5VRDS(on)额定MOSFET的栅级氧化层较薄，意味着寄生电容较大，并导致较高的开关损耗。故需仔细处理硅片面积的大小，以平衡应用的传导损耗和开关损耗。 　　 　　占空比变化 　　 　　高压侧MOSFET的导通比率可由VOUT／VINx 100％来计算。如果输入电压12V，输出电压1．8V，则高压侧MOSFET的导通比率为1．8／12×100％＝15％。 　　当高压侧MOSFET的导通比率小于30％时，高压侧和低压侧一般采用不同的MOSFET。若输出电流为5A及以下，MOSFET供应商可提供不对称的双S08MOSFET。这些双MOSFET可提供同―个封装中不同尺寸的MOSFET，让设计人员能够针对其应用进行优化。较小的MOSFET(RDS(on))较高，Qg较低)可在高压侧使用：较大的MOSFET(R2DS(on)较低，Qg较高)可在低压侧使用。此外，另一个选择是特为低压侧器件选用带有飞兆半导体Sy