基于多FPGA逻辑仿真系统的分析-通信与信息系统专业论文.docxVIP

重庆大学硕士学位论文1 重庆大学硕士学位论文 1 绪论 PAGE PAGE 10 1 绪 论 1.1 ASIC 系统逻辑仿真问题的提出 ASIC 系统的逻辑验证 随着电路设计与制造技术的发展，集成电路的规模越来越大， SoC （Syst em- on- Chi p）设计技术应运而生。然而，在复杂芯片的设计过程中验证能 力落后于设计能力和制造能力，这就是所谓的验证差距（Ver i f i cat i on Gap）。在 芯片设计过程中，验证具有十分重要的作用。各大EDA厂商也都研制出了不同的验 证工具以满足目前的验证需求[ 1] 。 逻辑验证，就是指确定一个逻辑电路是否具有设计人员的期望性能和可实现 性的过程[ 2] 。设计者可以通过逻辑验证来检查和测试他们所期望的系统，并且可以 对实现性进行测试。例如系统时序，环境干扰承载能力和死锁等问题。ASI C 设计 者可以通过对系统的逻辑验证来有效的对系统进行调试改变，使得产品能够快速 上市，为设计者节省宝贵的时间。目前，逻辑验证的方法有三种：软件仿真、系 统原型、逻辑仿真。 软件仿真（Simulation） 在逻辑验证初期，软件仿真应用最为广泛。在软件仿真中，ASI C 系统的逻辑 在软件中执行。软件不仅可以仿真电子元件的功能和时序，而且可以计算出系统 输出结果。通过对系统输入不同的值，用户可以清楚的了解到系统的适应性，即 使需要仿真的系统很复杂也不成问题。 软件仿真的优点在于其简单的控制性和可见性。由于在软件仿真中每一个信 号的值都必须由软件来保存，ASI C 设计者可以通过软件详细的了解到任何时间每 一个信号乃至每一个连线上的高低电平，并且可以跟踪信号的变化。另外，由于 软件仿真过程中信号的值都存储在软件所在的计算机上，用户可以对这些数据进 行简单的处理。在这种情况下，设计者可以通过软件的调整对 ASI C 设计进行修改 调试以达到设计者最理想的性能。 不过，软件仿真的缺点也不容忽视。由于软件都要依托计算机来工作，所以 在 ASI C 电路中一秒的处理过程可能都要花费计算机几分乃至几小时甚至更多的时 间。同真正的电路相比，这个消耗是过大的。此后也有一些研究人员设计仿真加 速器来加快软件对 ASI C 系统的验证[ 3] ，但是即使使用仿真加速器，在验证的过程 中依然会消耗大量的时间来完成电路逻辑的整个过程。所以现在采用软件仿真对 ASI C 系统进行验证在实际上是不常用的。 原型验证（Prototyping） 原型验证不同于软件仿真，它是创建一个待验证系统的物理模型系统，即真 实的模拟系统[ 4] 。通过其他方法构建一个真实的电路然后将它放在一般的工作环境 下进行测试，这样得到的系统性能、适应性是最准确的。可以为设计者提供真实 直观的测试情况。原型系统往往拥有与目标系统相近的工作频率，比软件仿真有 更高的系统速度。但是原型系统不是制作一个跟目标系统一样的电路，比如可以 利用面包板和导线来快速搭建一个电路相对较小的系统进行验证。它可以使用跟 目标系统相同的原件，但是在电路板制作上并不相同。 虽然原型验证的方法有着高速、准确的优点，但这种方法依然存在很多问题。 首先，因为要对系统进行验证和功能仿真，建立原型系统必须有待验证的 ASI C 系 统的完整的设计。所以，验证往往在 ASI C 系统设计之后才能进行。其次，虽然原 型系统的工作速率很高，但是构建一个原型系统却要用很多原件和大量时间才能 完成。最后，即使搭建成功了原型系统，它在测试和调试的问题上还有很多不足。 原型系统是不便于调试的，而且内部信号也不方便进行控制，在系统性能不满足 设计要求时，不仅要对 ASI C 进行更改，而且还要对原型系统进行更改以再次验证。 所以，在实际上也很少采用直接的原型验证来仿真 ASI C 系统。 逻辑仿真（Emulation） 逻辑仿真综合了软件仿真和原型验证两种方法的优点和缺点，提供 ASI C 设计 者一种折中的验证方法。一方面，同原型验证一样，逻辑仿真也将系统逻辑放在 硬件平台上来承载，以便使构建的系统达到同目标系统相近的性能；另一方面逻 辑仿真同软件仿真一样，系统逻辑可以由软件控制以便设计者对系统进行测试和 调试。逻辑仿真采用软件和硬件协同工作的方式对 ASI C 系统进行验证[ 5] 。首先， 搭建一个通用的硬件平台，然后通过软件将系统逻辑映射到硬件平台上。 同软件仿真相比，逻辑仿真有更高的系统工作速度。但是逻辑仿真也要花一 些时间将系统逻辑映射到硬件平台上；而且，不如软件仿真对每个信号的控制和 调试更方便。所以，在对较小的电路进行验证时，可以采用软件仿真进行验证。 同原型验证的方法比较，逻辑仿