金属浮栅存储器的结构优化和性能分析-微电子学与固体电子学专业论文.docxVIP

万方数据 万方数据 南京邮电大学学位论文原创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。 尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过 的研究成果，也不包含为获得南京邮电大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。 本人学位论文及涉及相关资料若有不实，愿意承担一切相关的法律责任。 研究生签名： 日期： 南京邮电大学学位论文使用授权声明 本人授权南京邮电大学可以保留并向国家有关部门或机构送交论文的复印件和电子文 档；允许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据库进行检索； 可以采用影印、缩印或扫描等复制手段保存、汇编本学位论文。本文电子文档的内容和纸质 论文的内容相一致。论文的公布（包括刊登）授权南京邮电大学研究生院办理。 涉密学位论文在解密后适用本授权书。 研究生签名： 导师签名： 日期： 摘要 Flash 存储器由于其高集成度、低功耗、高可靠性和高性价比等优点，在非易失性存储器 市场中占据了主要的份额。但随着微电子技术的发展，Flash 存储器也面临了一系列的挑战， 如更低的功耗，更快的速度，更高的集成度等。对于传统多晶硅浮栅存储器而言，多晶硅浮 栅的厚度随着器件特征尺寸的减小而同步减薄，这使得具有高能量的入射电子增多。大量的 高能入射电子对阻挡氧化层造成损伤，产生更多的陷阱和缺陷，影响器件的可靠性。为了克 服这一问题，以金属替代多晶硅作为浮栅的方案被提出来，因此对金属浮栅存储器性能的研 究和改善得到了比较广泛的关注。本论文主要以金属浮栅存储器为研究对象，通过对浮栅结 构进行优化，改进存储器编程/擦除性能。 金属浮栅存储器的浮栅材料的功函数对器件性能有很大影响，因此本论文首先对浮栅材 料的功函数对器件性能的影响做了研究。在此基础上通过调整和优化金属浮栅结构，改变沟 道内电场分布和浮栅耦合电势，研究了金属浮栅结构对存储器性能的影响。结果表明，对金 属浮栅结构进行优化后，沟道电场分布出现局部峰值，提升了沟道内热电子的动能，从而促 进编程过程中电子的注入效率；同时，浮栅中耦合的电势也得到提升，进而增强编程过程中 的垂直电场，进一步提高热电子的注入效率。在擦除过程中，由于垂直电场的增强，使存储 在金属浮栅中的电荷更容易通过 F-N 隧穿回到衬底。通过对比，优化后的器件在相同的阈值 电压改变量（编程和擦除过程中分别为 3.5V 和-3.5V）情况下所需的编程时间缩短了 77%， 擦除时间缩短了 52%，器件的编程/擦除性能得到了提升。 SOI 技术对器件性能有很大的影响，因此本论文研究了 SOI 衬底上的金属浮栅存储器的 性能，并提出了改进方案。模拟结果表明，SOI 顶层硅厚度为 5nm 时存储器的编程和擦除性 能达到最优。在此基础上，本论文对在 SOI 衬底上的金属浮栅存储器的浮栅结构也进行了优 化。优化后存储器的存储窗口提升了 32%，并且在相同的阈值电压改变量（编程和擦除过程 中分别为 3.5V 和-3.5V）情况下所需的编程时间缩短了 73%，擦除时间缩短了 64%。在此基 础上本论文研究了高 k 材料作为器件控制栅介质层时对器件性能的影响。仿真结果表明，高 k 材料作为控制栅介质层能进一步提升器件的编程/擦除性能。 最后，设计了一种制造优化的 SOI 金属浮栅存储器的工艺流程，该工艺与标准硅 CMOS 技术相兼容。借助 Silvaco TCAD 工艺模拟工具，论文中模拟了 SOI 金属浮栅存储器的工艺流 程。通过模拟仿真，证实了本文提出的方案的可行性。 关键词: Flash 存储器，浮栅，编程/擦除，阈值电压改变量 I Abstract The flash memory occupies a major share of the market of nonvolatile memories because of its advantages on integration, power consumption, reliability and cost. However, with the development of the microelectronic technology, flash memory is facing serious challenges to meet the performance requirement. The scalability of flash memory based on conventional poly-silicon floating gate will bring in