总体结构设计一、设计框图二、硬件设计共有三个部分组成1、前级的.docVIP

总体结构设计 一、设计框图 二、硬件设计 共有三个部分组成： 前级的图象输入部分： IR驱动，图象的FPGA预处理，和双口RAM等； DSP小系统板： 包括DSP/TMS320C6713，SDRAM，FLASH，对外部图象输入部分的缓冲驱动，以及相关的FPGA控制逻辑； 后级的PAL制式视频产生电路： FPGA图象后处理，VGA视频缓存双口RAM，FPGA逻辑控制，VGA视频生成逻辑，VGA转换芯片。 分别介绍之。 1）、前级的图象输入 红外摄象头输出的为标准的5V TTL电平，经IR驱动进行5V---3.3V的电平转换，以与后级的FPGA的IO口电平想匹配。IR驱动采用型号为IDT74LHV16244A，该驱动为多电压混合芯片，能兼容5V和3.3V的混合使用。 图象输入的为 320X240 的灰度信号，保存一幅图象需要75K的存储容量。由FPGA产生逻辑进行图象信号每个象素的采集，并通过控制直接送到外部的128K X 16 双口RAM中。具体的内部就是创建一个计数器，在每幅图象开始传送即场同步信号到来时，开始记数，当一幅图象快满时，产生一个中断IRQ0，来通知DSP把一桢图象取走。DSP通过EDMA方式直接读到内部的L2 CACHE 进行处理。 128K X16的双口RAM型号为IDT70V639，封状为TFPQ128，异步操作，总线宽度为18位，这里采用了16位。供电电压为3.3V,速度可以满足要求。 2），DSP小系统板 作为整个系统图象处理的核心，采用6713DSP，主频为225MHZ，256K-BYTE L2 存储容量，浮点型，总线宽度为32位，有丰富的外围接口，本设计主要使用了其强大的EMIF接口，来和外围的器件通讯，这部分是参考这DSK板上的典型电路做的，有SDRAM，FLASH和相关的控制逻辑。 SDRAM型号为MT28LC4M32B2TG-6，总线宽度为32位，容量为16M字节，足可满足处理图象和储存图象的要求。FLASH为AM29V400B，容量为512KBYTE，总线宽度为16位，只用到低16位数据，用于实现系统引导和存储程序。 DSP和外部的FLASH，SDRAM，和FPGA的数据地址的连接没有用到驱动芯片， EMIF的驱动能力很强，能够满足，DSK开发板上就是这么做的。但和前级的图象采集的双口RAM的连接则采用了74LHV245来进行总线的驱动和隔离。因数据为16位数据，外加其他控制线，采用了三片74LHV245进行驱动。 3）、PAL制式的产生电路 本系统的目的是产生标准的PAL制式的电视信号送往监视器显示。 这部分不采用双口RAM直接可DSP接口的方式，而采用FPGA做为一个异步器件和DSP接口，然后输出到双口RAM中更新，这样做是为了使FPGA完成一些DSP无法完成的一些处理和分担一些DSP的工作，降低对DSP的要求。 双口RAM仍然采用IDT70V639，128KX18，这里的VGA转换芯片D/A要求的位数为10位，只使用了10位，因为查了IDT的网站，16位宽的双口RAM最大只要64K的容量，这样得需要两片，为了减小PCB的面积，仍采用 128K X18的IDT70V639， 一端和FPGA接口，一端和10位的产生PAL制式的芯片DV7123接口，在结合行场同步信号BLANK和SYNC产生出标准的PAL制式视频。 4）、电源电路的设计 电源电路是整个设计系统稳定的保证，总的输入为单一的5V，共产生四个不同的电压。 各种的IO 电压3.3v, DSP内核电压 1.26V，FPGA内核电压1.5v, 还有用于模拟视频的3.3v电压。 电压信片全部采用的TI的电压管理监控芯片，上电稳定后，发RESET信号给DSP，进行复位。 3．3V和1。26V的电压产生是参考DSK板上的设计做的。 芯片型号为：TPS54310； +1。5V的电压是采用TI的TPS54313 直接输出1。5V。 模拟的3。3V的电压采用的从数字的3。3V经过磁珠，电容滤波后产生的， 以上的电流都可满足功耗要求。 5）、FPGA的选型 参考上框图结构中的设计， 我计算了以下，共需要190多个I/O口线， 看上次他们调试VGA部分，编译时占的逻辑单元只有2000左右的。前面的图象输入部分也不会有VGA部分用的多，而内部的MEMEORY BITS 根本没有