北方民族大学数字电路与逻辑设计课件第五章 时序逻辑电路.pptVIP

1.时序逻辑电路的特点：任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 5.5 时序逻辑电路的设计 ③检查自启动能力，画逻辑电路图 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 1 1 1 0 1 1 0 0 1 0 0 0 × × × × × × 000 100 110 111 011 001 Q3Q2Q1 010 101 0 5.5 时序逻辑电路的设计 逻辑电路图 5.5 时序逻辑电路的设计 二、采用中规模器件设计时序电路 1.用移位寄存器构成移位型计数器 1 D C 1 1 D C 1 1 D C 1 CP 1 D C 1 Q 1 D I Q 2 Q 3 Q 0 右移移位寄存器 反馈逻辑函数 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1＜M≤2n。 5.4 计数器 计数器有许多不同的类型： ①按时钟控制方式来分，有异步、同步两大类； ②按计数过程中数值的增减来分，有加法、减法、可逆计数器三类； ③按模值来分，有二进制、十进值和任意进制计数器。 同步二进制加法计数器 5.4 计数器 一、二进制计数器 分析： ①驱动方程和输出方程 5.4 计数器 ②状态方程 ③状态表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 1 ④ 画状态图 100 Q2Q1Q0 001 010 011 101 110 111 000 5.4 计数器 Z 0 1 0 0 0 0 0 0 CP Q 2 Q 1 Q 0 Z 1 2 3 4 5 6 7 8 ⑤ 画波形图 fCP 1/2fCP 1/4fCP 1/8fCP 设初态为Q3Q2Q1Q0=0000。 5.4 计数器 74161－－4位同步二进制加法计数器 5.4 计数器 74161 功能表 5.4 计数器 二、十进制计数器 同步十进制加法计数器 分析： ①驱动方程和输出方程 ②状态方程 5.4 计数器 ③状态表 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1