- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第5代移动通信测试技术
针对第五代移动通信(5G)技术发展的趋势,分析了 5G 的发展为测试系统带来的新需求和挑战。针对挑战,提出了 可持续发展的测试生态系统的概念,从软件和硬件两个方面 具体探讨了 “以软件为核心”和“以大规模多输入多输出 空口 (MIMO OTA)为基础”两大特征。在以软件为核心测试 方式部分详细探讨了基于现场可编程门阵列(FPGA)的知识 产权部署到测试管脚(IP to the PIN)和支持并行测试和 海量信号处理的异质计算两项技术。
测试生态系统;异质计算架构;大规模多输入多输出空 口测试
目前亟需研究适合5G总体目标的评估指标体系及评估 方法;根据5G无线网络和传输关键技术的特征[3],研究5G 仿真方法;通过并行计算、图形处理器、现场可编程门阵列 (FPGA)硬件板卡等加速方法和动态建模等手段,建设5G 测试平台和进行5G候选关键技术评估;研究5G移动通信网 络和传输技术的评估与测试方法,完成对5G移动通信关键 技术评估与测试研究[1-3]。
1 5G测试需求与挑战
大规模多输入多输出多通道测试需求 中国5G技术定义未来5G基站侧协作天线数不少于128
个。这种大规模多输入多输出(MIMO)技术对天线数量的要 求大大超过传统技术对天线数目的要求,天线个数上升到百 位级,无论是测试通道数,多通道间的同步、隔离,多通道 数据的存储都对测试提出了严峻的挑战与考验。
高速、海量数据测试需求
中国5G技术定义未来5G频谱及功率效率较4G提升10 倍。同时,5G时期移动视频、网页浏览以及P2P业务等将成 为移动数据的主要部分,因此,终端设备相关数据急速增长。 如何实时捕获、分析、存储和管理这些海量数据是对5G测 试系统的考验。
多应用场景与多技术标准共存测试需求
未来5G中不但包括现有3G、4G等无线接入技术,还可 能将增添诸如设备间直接通信(D2D)、机器间通信(M2M) 等物联网技术。5G的高融合性不但是多种接入技术的融合, 也意味着应用场景也将丰富多样[4]。同样测试系统所支持 的技术标准和应用场景也将随之大幅增加。
高频段和绿色通信测试需求
目前,6 GHz以下低频段基本被分配完毕,三星公司率 先在28 GHz高频段上进行了研究[5]。同时未来无线通信中 更加注重对能耗的分析[6-7],国际上已经开展诸多绿色通 信的前期研究[8-11]。因此,5G技术不但对高频段技术测试, 也对系统能耗测试提出了相应需求,所以,5G测试技术所支
每一代移动通信的技术发展都有一个生命周期,在周期 内发展和演进直至被新技术吸收或淘汰。同样测试技术也要 支持通信技术的整个生命周期的测试需求。由于被测技术的 飞速发展,测试技术或系统也不再是一个一成不变的系统, 取而代之的是一个无论在硬件还是在软件方面都超前被测 技术的可持续发展和演进的集成测试平台。5G集成测试平台 是一个可持续发展的测试生态系统,它将继承可扩展性、灵 活性、可自定义等的优点。
其中,“以软件为核心”和“支持大规模天线空口 (OTA) ”测试是这个生态系统的两大关键特征。
2以软件为核心的测试
生态系统
如何跟上多种通信技术和标准快速发展的步伐、如何提 高高昂的测试预算性价比、如何灵活而可重定义测试需求或 方法、如何有效利用多核技术、如何采用实时处理技术提高 测试吞吐量等问题的参考答案都会聚焦到“以软件为核 心”的解决方案上。
2. 1 基于 FPGA 的 IP to the PIN 技术
几十年来,电子和通信行业一直追求:设计与测试齐头 并进的理想状态。鉴于设计和测试领域的不同,这个目标一 直难以迖到。在设计阶段,最新的电子设计自动化(EDA)
软件被应用于系统级的设计,而测试领域则略显独立和滞 后。因此,当针对最新的以软件为中心的电子通信设备时, 还需要重新寻找测试解决方案。
采用系统级的方法,设计和测试的概念融为一体,以及 将软件架构向FPGA扩展是平衡两个领域发展,提高通信测 试效能的有效手段之一。实现设计与测试集成的方法是将设 计的知识产权(IP)内核同时部署到被测设备(DUT)与集 成测试平台上,这种部署过程被称为知识产权部署到测试管 脚(IP to the Pin),因为它使测试者自定义的软件IP能 够尽可能地接近集成测试平台的硬件I/O引脚。这些软件IP 可以包括:数据采集、信号生成、数字协议、数学运算、射 频及实时信号处理等。
无论是单个设备的原始数据处理吞吐量还是功耗,FPGA 均已胜过数字信号处理器、传统处理器甚至图形处理器。
IP to the Pin技术的具体实现可用“V型图”来表示, 如图1所示。设计的每个阶段都有相对应的验证或测试阶段。 通过共享IP,设计和测试团队可以沿着V图两个边分别前进, 从最顶层的建模、设计到最鹿层的实
文档评论(0)