课件：zxc单片机.ppt

* 当使用硬件复位退出空闲模式时，在复位逻辑电路发挥控制作用前，有长达两个机器周期时间，单片机要从断点处（IDL位置1指令的下一条指令处）继续执行程序。在这期间，片内硬件阻止CPU对片内RAM的访问，但不阻止对外部端口（或外部RAM）的访问。 为了避免在硬件复位退出空闲模式时出现对端口（或外部RAM的不希望的写入，在进入空闲模式时，紧随IDL位置1指令后的不应是写端口（或外部RAM）的指令。 1. 掉电模式的进入 用指令把PCON寄存器的PD位置1，便进入掉电模式。在掉电模式下，进入时钟振荡器的信号被封锁，振荡器停止工作。 由于没有时钟信号，内部的所有功能部件均停止工作，但片内RAM和SFR的原来的内容都被保留，有关端口的输出状态值都保存在对应的特殊功能寄存器中。 * 2.8.2 掉电运行模式 2. 掉电模式的退出 两种方法：硬件复位和外部中断。硬件复位时要重新初始化SFR，但不改变片内RAM的内容。只有当Vcc恢复到正常工作水平时，只要硬件复位信号维持10ms，便可使单片机退出掉电运行模式。 2.8.3 掉电和空闲模式下的WDT 掉电模式下振荡器停止，意味着WDT也就停止计数。用户在掉电模式下不需操作WDT。 退出有两种方法：硬件复位和外部中断。当用硬件复位退出掉电模式时，对WDT的操作与正常情况一样。中断方式退出掉电模式时，应使中断输入保持足够长时间的低电平，以使振荡器达到稳定。当中断变为高电平之后，该中断被执行，在中断服务程序中复位寄存器WDTRST。在外部中断引脚保持低电平时，为防止WDT溢出复位，在系统进入掉电模式前先对寄存器WDTRST复位。 * 在进入空闲模式前，应先设置AUXR中的WDIDLE位，以确认WDT是否继续计数。 当WDIDLE=0，空闲模式下的WDT保持继续计数。为防止复位单片机，用户可设计一定时器。该定时器使器件定时退出空闲模式，然后复位WDTRST，再重新进入空闲模式。 当WDIDLE=1，WDT在空闲模式下暂停计数，退出空闲模式后，方可恢复计数。 * 作业： 存储地址空间如何划分？各地址空间的地址范围和容量是多少？ 什么是单片机的时钟周期、机器周期、指令周期？他们之间是什么关系？ 下周二交 THANK YOU SUCCESS * * 可编辑 * 断装置和中断处理程序统称为中断系统。 中断系统是计算机的重要组成部分。实时控制、故障自动处理、计算机与外围设备间的数据传送往往采用中断系统。中断系统的应用大大提高了计算机效率。 * 锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有0和1两个值。典型的逻辑电路是D触发器。由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫锁存器件。 * 上电复位是利用电容充电来实现的，即上电瞬间RST端的电位与VCC相同，随着充电电流的减少，RST的电位逐渐下降。图(a)中的R是施密特触发器输入端的一个10K?下拉电阻，时间常数为10×10-6×10×103=100ms。只要VCC的上升时间不超过1ms，振荡器建立时间不超过10ms，这个时间常数足以保证完成复位操作。上电复位所需的最短时间是振荡周期建立时间加上2个机器周期时间，在这个时间内RST的电平应维持高于施密特触发器的下阈值。 当按键按下的时候，开关导通，这个时候电容两端形成了一个回路，电容被短路，所以在按键按下的这个过程中，电容开始释放之前充的电量。随着时间的推移，电容的电压在0.1S内，从5V释放到变为了1.5V，甚至更小。根据串联电路电压为各处之和，这个时候10K电阻两端的电压为3.5V，甚至更大，所以RST引脚又接收到高电平。单片机系统自动复位。 P0口是一个双功能的8位并行端口，字节地址为80H，位地址为80H～87H。端口的各位具有完全相同但又相互独立的电路结构，P0口某一位的位电路结构如下所示。 * 2.5 AT89S51的并行I/O端口 单片机端口是集数据输入缓冲、数据输出驱动和输出锁存等多项功能与一体的IO电路。其中输出锁存器属于特殊功能寄存器。 4个双向的8位并行I/O端口，分别记为P0、P1、P2和P3，可以按字节输入/输出，也可位寻址。 P0口 1 * 图2-8 P0口某一位的位电路结构 1．位电路结构 （1）P0口用作地址/数据总线 外扩存储器或I/O时，P0口作为单片机系统复用的地址/数据总线使用。 *