数 字 逻 辑第八章2017.pptVIP

* * * * 4、8位同步清零移位(左移)寄存器(D触发器) if(!clr) dout=8’b0;//clr低电平有效 endmodule else begin module shifter(din,clk,clr,dout); input din,clk,clr; output reg [7:0] dout; always@(posedge clk) dout[0]=din;//输入信号进入最低位 dout=dout1;//输出信号左移1位 end * 5、8位同步清零、同步置数的任意模加/减法计数器(D触发器) if(!clr) q=0;//clr低电平有效 endmodule else if(!load) q=d;//同步置数 module updown_counter(d,clk,clr,load, updown,q); input [7:0]d; output reg [7:0] q; always@(posedge clk) else q=q-1;//减法计数 else if(updown) q=q+1;//加法计数 input clk,clr,load,updown; * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 电路