基于EPM240T可编程逻辑器件的计时倒计时器的设计毕业设计论文.docxVIP

基于CPLD的EPM240的计时与倒计时的设计 本科生毕业论文（设计） 题 目：基于EPM240T可编程逻辑器件的计时/倒计时器的设计 姓 名 分院、系：机电工程系 专 业：电气工程及其自动化 年 级：2012 学 号： 指导教师： 职称：高级工程师 2016年 5月 10日 原创性声明 兹呈交的学位论文（设计），是本人在导师指导下独立完成的研究成果。除文中已经明确标明引用或参考的内容外，本论文（设计）不包含任何其他个人或集体已经发表或撰写过的研究成果。本人依法享有和承担由此论文而产生的权利和责任。 声明人（签名）： 日期：2016 年 5 月10日 基于EPM240T可编程逻辑器件的计时/倒计时器的设计 PAGE PAGE II 基于EPM240T可编程逻辑器件的计时/倒计时器的设计 PAGE PAGE I 基于EPM240T可编程逻辑器件的计时/倒计时器的设计 [摘要] 在EDA技术，电子技术不断发展的今天，在我国使用CPLD来开发数字系统大多已经利用到了工业控制、航天和电子医疗等方面。CPLD相比过去的落后设计方法具有诸多的优点，例如它的功能更加多元，速度也更快，开发的成本低而且便于一些临时的修改等等。已越来越接近人们的日常生活，所以我们研究CPLD是有意义的。 VHDL语言是一种国际上认可的硬件描述语言。它的创立和单片机等语言有类似之处，学习起来并不是十分困难。在我的毕业设计中的文本编辑主要采用VHDL语言编写，并且通过仿真和硬件测试。 此题目的毕业设计利用Altera公司推出的Quartus2为设计平台的FPGA/CPLD数字系统设计方法，充分运用了Quartus2进行FPGA/CPLD设计的开发流程。包括设计输入、综合、布局布线、仿真、编程和配置、定义管脚等功能。 此次毕业设计主要围绕EPM240T为核心展开，通过Quartus2软件对主芯片编程编译仿真，程序需要实现的功能为计时、计数、分频、定时、产生节拍脉冲和序列脉冲。 [关键词] CPLD 数码管 VHDL语言 PAGE 1 PAGE 1 PAGE PAGE III Design of timer / countdown timer based on EPM240T programmable logic device [Abstract] In the EDA technology, the electronic technology is developing today, the use of CPLD in our country to develop digital systems have been mostly used in industrial control, aerospace and electronic medical, etc.. CPLD compared to the past behind the design method has many advantages, for example, its function is more diverse, the speed is faster, the development of low cost and easy to some temporary changes, etc.. Has become more and more close to peoples daily life, so we study CPLD is meaningful. VHDL language is an internationally recognized hardware description language. Its creation and SCM and other languages are similar, it is not very difficult to learn. In my graduation project, the text editor mainly uses the VHDL language, and through the simulation and the hardware test. This topic is designed to use the Altera company introduced the Quartus2 for the design platform of the FPGA/CPLD digital system design method, the full use of the FPGA/CPLD Quart