VHDL与数字电路设计.docxVIP

木文由风中思念7贡献 pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT,或下载源文件到木机杳看。 一、概述 VHDL与数字电路设计 一、概述 二、VHDL语言 三、用VHDL设计逻辑电路 传统数字电路设计方法EDA设计方法PLD器件设计流程文本设计输入一VHDL程序设计 数字电子技术的基本知识回顾 组合逻辑电路 编码器、译码器、数据选择器、加法器、数ffi比较器等 传统设计方法 传统的设计方法是基于中小规模集成电路器件进行设计（如74系列及其改进系列、 CC4000系列、74HC系列等都属于通用型数字集成电路），而且是采用口底向上进行设计： （1）首先确定可用的元器件；（2）根据这些器件进行逻辑设计，完成各模块；（3）将各 模块进行连接，最后形成系统；（4）而后经调试、测量观察整个系统是否达到规定的性能 指标。 时序逻辑电路 同步时序逻辑电路异步时序逻辑电路寄存器、移位寄存器、计数器、序列信号发生器 EDA设计方法 EDA （Electronics Design Automation）即电子设计 自动化技术,是利用计算机工作平 台，从事电了系统和电路设计的一项技术。EDA技术为电了系统设计带来了这样的变化： （1）设计效率提高，设计周期缩短；（2）设计质量提高；（3）设计成木降低；（4）能 更充分地发挥设计人员的创造性；（5）设计成果的重用性大大提高，省去了不必要的重复 劳动。 自顶向下的设计方法 数字电路的EDA设计是基于PLD进行设计的，支持自顶向下的设计方法：（1）首先从 系统设计入手，在顶层进行功能划分和结构设计；（2）然后再逐级设计底层的结构；（3） 并在系统级釆用仿真手段验证设计的匸确性；（4）最后完成整个系统的设计，实现从设计、 仿真、测试一体化。 传统设计方法vs EDA设计方法 传统设计方法 自底向上手动设计软便件分离原理图设计方式系统功能固定不易仿真难测试修改 模块难移植共享设计周期长 PLD器件设计流程 （1） PLDff发系统包括硬件和软件两部分。硬件部分：计算机、卜?载电缆或编程器； 微机DOWNLOAD Software （下载软件）DOWNLOAD Cable PLD器件（下载电缆）系统 电路板或开发板 EDA设计方法 自顶向上自动设计 打破软硬件屏障原理图、HDL等设计方式系统功能易改易仿真 易测试修改模块可移植共享设计周期短 软件部分：集成开发系统。 Altera 公司：Maxplus II、QuartusII Xilinx 公司：Foundation、ISE Lattice 公司： Synario System ispEXPERT System （2） PI,D设计流程 编辑（设计输入） 将所设计的电路的逻辑功能按照开发系统要求的形式表达出来的过程。通常，设计输 入有如下三种方式：（1）原理图输入方式适用于对系统及各部分电路很熟悉的场合。（2） 硬件描述语言输入方式硬件描述语言是用文本方式描述设计，硬件描述语言有ABEL、AHDL、 VHDL、Ver订og等，其中VHDL和Verilog已成为IEEE标准。（3）波形输入方式 逻辑综合（编译） 将电路的VHDL高级语言转换成低级的、可与PLD器件的基本结构相映射的电路网表文 件。 C、ASM…程序软件程序编译器COMPILER （A）软件语言设计目标流程（a） CPU指 令 / 数据代码：010010 100010 1100 适配（结构综合） 将由综介器产生的描述电路连接关系的网表文件 配置于制定的冃标器件中，如PLD器件 中，使Z产生最终的下载文件。底层器件配置逻辑分割逻辑优化逻辑布局布线 VHDL/VERTLOG 程序 硬件描述语言综合2S COMPILER SYNTHESIZER （B）硬件语言设计口标流程（b） J D Q Q K 为ASIC设计提供的电路网表文件 仿真（设计校验） 功能仿真 直接对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功 能是否满足原设计要求的过程。功能仿真过程不涉及任何具体器件模拟测试。 编程下载 将适配示生成的下载或配置文件，通过编码器或编程电缆下载到可编程逻辑器件屮，来 定义内部模块的逻辑功能以及它们的相互连接关系。 吋序仿真 接近真实器件运行特性的仿真。仿真文件中包含器件硬件特性参数，必须來自针对具体 器件的综合器与适配器，具产牛的仿真网表文件屮包含了精确的硬件延迟信息。时序仿真 是自动设计技术最优秀的特性和最重要的硬件调试工具之一。 两种编程方式： 编程器下载电缆 便件测试 将含有整个设计系统的PLD的硬件系统进行统—?测试，以便最终在硬件坏境屮验证设计 项目实际工作情况，以便排除错误，改进设计。 二、VHDL语言 VHDL简介VHDL基木结构基木数据类型基木语旬