数字逻辑电路 fan6-3.pptVIP

6.3 计数器 一、二进制计数器 1．二进制异步计数器 （1）二进制异步加法计数器（4位） 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 （2）二进制异步减法计数器 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号 （加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。 为了提高计数速度，可采用同步计数器。 2．二进制同步计数器 （1）二进制同步加法计数器 3．集成二进制计数器举例 ① 异步清零。 （2）4位二进制同步可逆计数器74191 二、非二进制计数器 N进制计数器又称模N计数器。 然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （3）作状态转换表。 （4）作状态图及时序图。 （5）检查电路能否自启动 用同样的分析的方法分别求出6种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。 2．8421BCD码异步十进制加法计数器 （3）作状态转换表。 3．集成十进制计数器举例 （1