数字集成电路验证方法学.pptVIP

形式验证--Formality 所谓形式验证，就是通过比较两个设计在逻辑功能是否等同的方法来验证电路的功能。 Formality是Synopsys公司的产品，与PrimeTime结合起来使用。 * * 共69页 Formality流程 1.设置环境 2.创建container 3.读入库文件 4.读入设计文件 5.定义参考库和设计库 6.连接 7.开始比较 * * 共69页 Formality工具启动 source /opt/demo/synopsys.env fm_shell （无图形界面）或者formality * * 共69页 * * 命令输入区 共69页 * * Formality— source fm.scr set lib_path /home/smic/smic_65/SCC65NLL_HS_RVT_V1p1a set smic_stdlib_path ${lib_path}/synopsys/1.2v/ set smic_diolib_path /home/smic/smic_65/SP65NLLD2RP_OV3_TTM_V0p2a/syn/3p3v/ set smic_aiolib_path /home/smic/smic_65/SP65NLLD2RP_OV3_ANALOG_TTM_V0p2a/syn/3p3v/ set search_path “ $smic_stdlib_path $smic_aiolib_path $smic_diolib_path create_container ref read_db [list scc65nll_hs_rvt_ss_v1p08_125c_basic.db \ SP65NLLD2RP_OV3_TTM_V0p2_ss_V1p08_125C.db \ SP65NLLD2RP_OV3_ANALOG_TTM_V0p1_ss_v1p08_125C.db] read_verilog {../rtl/dac_haf_cic/top.v \ ../rtl/dac_haf_cic/filter.v \ ../rtl/dac_haf_cic/en.v \ ../rtl/dac_haf_cic/haf1_new.v \ ../rtl/dac_haf_cic/haf2_new.v \ ../rtl/dac_haf_cic/Hcic.v \ ../rtl/dac_haf_cic/modulator.v \ ../rtl/dac_haf_cic/DWA.v} 共69页 * * Formality— source fm.scr set_reference_design ref:/WORK/total link $ref create_container icmp read_verilog -netlist ../syn/netlist/dac.sv set_implementation_design icmp:/WORK/total set_top icmp:/WORK/total save_session -replace fm_shell_session exit formality restore_session fm_shell_session.fss verify report_failing_points diagnose 共69页 作业 后仿布局布线导出的网表文件（带SDF文件）。 * * 共69页 * 利用OVM库完成平台代码 扩展OVM类 逐层完成： 1.接口 2.数据产生 3.驱动器 4.验证环境 5.比较器 * * 共69页 OVM平台--接口 interface io_if(); logic [17:0] data_i; logic [17:0] data_o; logic [17:0] data_check_o; modport dut_if(input data_i, output data_o);// DUT接口 modport check_if(input data_i, output data_check_o);// 比较器模块接口 Endinterface io_