第三章 组合电路幻灯片.ppt

被加数、加数以及低位的进位三者相加称为“全加”。 A B CI S 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 CO 0 1 1 1 1 0 0 0 S=ABCI+ ABCI +ABCI +ABCI 2. 全加器（设计） 第3章 3.3 CO = AB+BCI+ACI 0 1 00 01 11 10 CI AB 0 1 0 1 1 0 0 1 00 01 11 10 CI AB 0 0 1 0 0 1 1 1 S CO =m3+m5+m6+m7 =m1+m2+m4+m7 (1)真值表 (2)表达式 第3章 3.3 (3)逻辑图及符号 第3章 二、多位加法器 1、串行进位加法器（行波进位加法器） 依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，即构成多位加法器。 优点：简单； 缺点：速度低，需经四个全加器的传输延迟时间，才能得到运算结果。 第3章 2、超前进位加法器 因为第i位的进位信号CIi一定能由Ai－1、 Ai－2 、…、 A0和Bi－1 、 Bi－2 、… 、 B0 唯一确定， 所以不必等逐级进位，可直接由前i位的A、B输入求得， 即首先通过逻辑电路求出每一位的进位输入信号，然后并行相加，叫超前进位加法器。 因此速度大大提高。 第3章 3.3 三、用加法器设计组合逻辑电路 若要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可方便的用加法器实现。 例：设计一个代码转换电路，将BCD代码的8421码转成余3码。 输出与输入代码始终相差0011，即Y3 Y2 Y1 Y0=DCBA+0011。可用一片4位加法器实现。 Ai Bi Bn Di 0 0 0 1 0 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 真值表 Bn+1 0 1 1 1 1 0 0 0 Di = 补充—— 1位全减器：输入 为被减数、减数以及低位的借位，输出为两数之差和向高位的借位信号。 Ai被减数，Bi减数，Bn和Bn+1借位，Di差值。 第3章 3.3 Bn+1 = Y1Y2Y4Y7 Y1Y2Y3Y7 实验： 用两片8选1数据选择器 CD4512设计全加、全减电路，M＝0全加，M=1全减。 第3章 3.3.5 数值比较器（比较两个数值的大小） 一、1位数值比较器（设计） 比较两个1位二进制数的大小，输入为A和B，输出为Y AB， Y A=B ， Y AB 。 A B Y AB Y A=B 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 1 Y AB 1 0 0 1 1、真值表 Y AB ＝AB，Y A=B ＝A ? B Y AB ＝AB 用与非门实现： Y AB ＝AB Y A=B ＝A ? B=AB AB Y AB ＝AB 2、表达式 第3章 3、逻辑图 Y ：输出低电平有效 第3章 二、多位数值比较器 1、多位数比较的思路： 自高而低逐位比较，只有高位相等时才需比较低位。 例：A、B为4位二进制数，A：A3～A0，B：B3~B0。 先比A3 、B3 ， 若A3 B3 ，则AB； 若A3 B3 ，则AB； 若A3 = B3 ，则比较A2、B2 。 A0 A1 A2 A3 B3 B2 B1 B0 Y(AB) Y(A=B) Y(AB) 第3章 2、4位数码比较器CC14585 第3章 逻辑表达式 ＋I(AB) 第3章 第3章 CMOS： 数值比较器级连时， 低位片Y=接高位片I = ， 最低片I = 接1，I 接0，且所有片的I 接1。 因为Y AB取决于Y AB和Y A=B比较的结果， I AB并未用于产生Y AB ，仅为一控制信号。当I AB ＝1时， Y AB允许有输出，当I AB ＝0时， Y AB封锁在低电平。 TTL： 数值比较器级连时，低位片Y=分别接高位片I = ，且最低片I = 接1，I 接0，即可。 第3章 3.4 3.4.1 竞争—冒险现象及其成因 门电路的两个输入信号同时向相反的逻辑电平跳变（一个从1到0，另一个从0到1）的现象，叫做“竞争”。