二进制计数器电路设计教学方法思考.docVIP

PAGE PAGE 1 二进制计数器电路设计教学方法思考 　　摘要：教师可以让学生以波形图为切入口，根据触发器同步和异步二种工作方式，再结合触发器翻转的特点，找出每种电路设计的规律，从而详细描述如何快速设计二进制加法、减法计数器电路。 　　关键词：二进制计数器；同步；异步；加法；减法；触发器 　　二进制计数器是各种计数器的基础，职高学生在设计二进制电路时总是望而生畏，往往无从着手。为了帮学生完成此类设计摆脱畏难情绪，我们把二进制计数器电路设计进行归纳，以触发器翻转的特点和波形图的转换过程为切入口，将复杂的电路设计进行简单直观化，使学生轻松地掌握了知识。经过多年教学实践，效果良好，现介绍如下。 　　一、理论要点 　　统计输入脉冲个数的功能称为计数，能实现计数操作的电路称为计数器。计数器在数字电路中有着广泛应用，除用于计数，还可用于分频、定时、测量等电路。计数器种类很多，按计数的进制不同，可分为二进制计数器、十进制计数器以及N进制计数器。按触发器的翻转先后次序分类，可以把计数器分为同步计数器和异步计数器。同步计数器中的同步是指当时钟脉冲输入时各触发器的翻转是同时发生的，而异步计数器中异步是指当时钟脉冲输入时各触发器的翻转有先有后之分。 　　二、加法电路 　　加法电路设计中，有同步和异步两种设计情况。下面，从例题着手，就设计同步二进制和异步二进制的设计方法进行展开讨论。例如：设计一个三位二进制加法计数器电路。 　　（1）分析。先看如下波形图（二进制加法的波形图），假设初态是从000开始的，经过8个CP后又回到了初态000，所以上述画的波形图就是三位二进制加法计数器的时序图。有了这个图，下面我们将讨论如何用电路图来实现，也就是用触发器来实现。 　　（2）设计成异步的方式。异步电路结构相对简单，而且学生容易掌握理解。异步方式，是说各触发器的触发不是同一时刻的，有先后次序。我们把三个触发器各自触发条件罗列出来，不难发现Q0的变化为（8个CP）每来一个CP翻转一次，从图中看它是CP的下降沿（上升沿也可），故可写出Q0的状态方程：Qn+1=n0CP↓ 　　再看Q1的值变化：Q1的翻转是在Q0的下降沿后，也就是Q1也是一个计数型触发器即T’触发器。当Q0的下降沿到来后，Q1即发生翻转，否则就保持，所以Q1的状态方程可以看成：Q1n+1=n1Qn0↓ 　　接着看Q2的值变化：从图上看，Q2的翻转发生在Q1的下降沿后，而其他时刻均为保持，Q2触发器也为计数型触发器，所以Q2的状态方程可以写成：Q2n+1=n2Qn1↓ 　　综上所述，三个触发器均为计数型触发器，所以可以用T’触发器来实现，而一般我们用的触发器均是JK、D有时也是T触发器。所以，我们要掌握的首先就是触发器类型的转换，把JK、D、T转成T’触发器，画出的电路图如下。 　　因为JK触发器的特性方程为：Qn+1=Jn+Qn，只要J=K=1时，Qn+1=n；D触发器的特性方程为：Qn+1=D，只要D=n；T触发器的特性方程为：Qn+1=Tn+Qn，当T=1时，Qn+1=n 　　当每个触发器具有计数功能后，接下来解决如何进行连线的问题。对职高学生来说，只能一步一步来分析。本人推行的方法原则是简略容易理解。从题意上知，要设计异步三位二进制计数器，需要三个计数型触发器，先摆放三个触发器具体位置，以刚才TTL为例，位置如下： 　　然后，确定触发器之间的连线。根据刚才条件可知，如果是加法，那高位触发器翻转的触发条件是当低位的输出原态产生下降沿时。所以，对于JK触发器，应是FF0的Q0给Q1的CP，依次类推，T触发器也同样，而D触发器本身是上升沿触发，故FF1、FF2连接时，要获得低位输出的下降沿，就要把低位端给高位的CP输入端，即n0↑、n1↑.它们等效于Qn0↓、Qn1↓，连线如右（T触发器类同JK触发器）。 　　若采用CMOS类型触发器，则电路图如下：（JK触发器和T触发器） 　　（3）设计成同步的工作方式。同样，我们画出波形图如下。 　　我们知道，同步的工作方式是指所有的触发器的触发时刻由同一个CP控制，指CP的上升沿或者CP的下降沿。所以，这就给电路的设计带来一定的难度，电路的结构要比异步工作方式难得多了。下面，我们来逐步考察。先看Q0波形变化，它能实现二分频，来个CP翻转一次，即：Qn+10=n0CP↓（CP↑）。再来看Q1，先是四分频，与Q0同一时刻要触发，Q1的变化：00→11→00→11→00，它的变化是保持或翻转。我们不难发现，当Q0为0时，来CP↓，Q1保持；而当Q0=1时，来CP↓，Q1翻转。这样具有保持翻转功能的触发器，我们可以设定为T触发器（T触发器的逻辑功能为T=0时保持，T=1时翻转）。所以，只要Q1触发器改成T触发器，即T1=Q0，可以得出Q1触发器的状态方程为：