设计者姓名葛汝亮.docxVIP

题目：单片机低频信号发生器 设计者姓名：葛汝亮班级28011学号 0128275 完成日期2004年11月27日 说明书总目录 TOC \o 1-5 \h \z 系统分析 3 硬件线路详图 3 3?芯片说明 3 4.模块说明 7 5?程序流程 8 程序清单 9 使用说明 20 一、系统分析：系统实现方案及主要功能： 本实验是采用单片机低频信号发生器及80C51单片微型计算机，8031芯片带RAM 定时器的可编程芯片8155、8255芯片，74LS138译码器，74LS373, 74LS374等三态锁 存器及驱动器芯片，6116,静态RAM, 27128EPROM, 0832数摸转换器及LED显示, 键盘等组成一个硬件系统。 这个硕件系统所要实现的功能是（如图）在显示屏幕上显示汉字提示：逆波4.50Hz 5.30Hz 6.20Hz 8. STOP,然后根据用户的按键选择不同频率的波形，选择8是停止。 二、 硬件线路详图（见附图） 三、 芯片说明 1.MCS-51单片机基本结构： MCS-51单片机有40条引脚，按功能來分可分为3部分：电源及时钟引脚,控制引脚和输 入/输出引脚。 主电源引脚及时钟引脚包括： 1） 电源引脚Vcc（40脚）：接地+5V电源。 2） Vss（20 脚）：接地。 3） 时钟引脚XTAL1（19）：在单片机内部，它是一个反向放大器的输入端,该放大器构成 了片内的振荡器，可提供单片机的吋钟控制信号。 4） XTAL2（18）：在单片机内部，接至上述振荡器的反向输出端。 控制引脚包括： D.RESET是复位信号的输入端，高电平有效。当振荡器运行时，在此引脚上加上两个机器 周期的高电平将使单片机复位。复位后应使此引脚电平保持为不高为0.5伏的低电平,以保证 单片机正常工作。 2）.ALE/PROG为地址锁存允许信号。当单片机访问外部存储器时,ALE输出脉冲的下降 沿用于锁存16为地址的低8位。即使不访问外部存储器，ALE端仍有周期性正脉冲输出，其 频率为振荡器频率的1/6除访问外部数据存储器。 .PSEN,程序存储器允许输出控制端。此输出为单片内访问外部程序存储器的读选通信 号。如要检查某个MCS-51单片机应用系统上电后,CPU能否正常到外部程序存储器读取指 令码,可以使用示波器检查PSEN端有无脉冲输出。 .EA/Vpp为内外程序存储器选择控制端。当EA端保持高电平吋,单片机访问内部程序 存储器，但在PC(程序计数器)值超过OFFFH时，当口动转向执行外部程序存储器内的程序。 当EA断保持低电平时，只访问外部程序存储器,而不管它是否有内部程序存储器对8031 来说。该脚必须接地,因为其无内部ROM,只能选择外部ROMo 输入/输出引脚包括P0 口,Pl 口,P2 口,P3 口。 P0(P0.0?P0.7)是一个8为三态双向I/O 口，在不访问外部存储器时,做通用I/O 口使用, 用于传送CPU的输入/输岀数据。当望问外部存储器时，此口为地址总线低8位及数据总线分 时复用口，可带8个LS TTL负载。 P1 口(P1.0?P1.7)是一个8为准双向I/O 口(作为输入时，口琐存器置1), P2 口(P2.0?P2.7)是一个8为准双向I/O 口,与地址总线高8为复用。 4) P3 口(P3.0~ P3.7)是一个8为准双向I/O 口,带有内部上拉电阻。P3 口为双功能口, 第一功能为通用I/O 口,第二功能做控制口： P3 口的位 第二功能 说明 P3.0 RXD 串行数据接受口 P3.1 TXD 串行数据发送口 P3.2 INTO 外部屮断()输入 P3.3 INTI 外部屮断1输入 P3.4 TO 计数器0计数输入 P3.5 T1 计数器1计数输入 P3.6 WR 外部ROM写信号 P3.7 RD 外部RAM读信号 2?可编程并行I/O接口芯片8255 8255A是可编程的并行I/O接口芯片。具有3个8位的并行I/O 口,3种工作方式。其引 脚说明如下： RESET：复位输入线，当该输入端外于高电平时，所有内部寄存器(包括控制寄存器) 均被淸除，所有I/O 口均被置成输入方式。 CS：片选信号线，当这个输入引脚为低电平时，表示芯片被选中，允许8255与CPU 进行通讯。 RD：读信号线，当这个输入引脚为低电平时，允许8255通过数据总线向CPU发送数 据或状态信息，即CPU从8255读取信息或数据。 WR：写入信号，当这个输入引脚为低电平吋，允许CPU将数据或控制字写入8255。 D0?D7：三态双向数据总线，8255与CPU数据传送的通道，当CPU执行输入输出指 令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。 PA0?PA7：端口 A输入输出线，一个8位的数据输出锁存器