第二章-16位微处理器.pptVIP

微机原理与接口技术 The Theory of Microcomputer and Technology of Interface 第二章 16位微处理器 主要内容 微处理器8086/8088的编程结构 8086/8088的引脚信号 8086的最小模式和最大模式 8086的操作和时序 8086的存储器编址和I/O编址 概述 微处理器的主要性能指标 字长 主频 8088、8086基本类似 16位CPU、AB宽度20位 区别： 指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根 8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送 本课程主要介绍8086/8088微处理器 §2.1 8086的编程结构 运算器 算术逻辑运算，由加法器和 (ALU) 一些辅助逻辑电路组成 指令流控制 控制器 时序控制，产生节拍定时信号 指令译码和操作控制 寄存器组 存放临时数据、运算中 间结果、运算特征、操作数地址 §2.1 8086的编程结构 编程结构 从程序员或使用者角度看到的结构 与CPU内部物理结构不同。 8086编程结构从功能上分为两部分： 总线接口部件(Bus Interface Unit, BIU) 负责与存储器、I/O端口传送数据 从内存取指令到指令队列 CPU执行指令时，BIU配合EU从内存或外设中存取数据 执行部件(Execute Unit, EU) 负责指令的执行 §2.1 8086的编程结构 §2.1 8086的编程结构 BIU的组成 段寄存器(16bit)： CS——Code Segment DS——Data Segment ES——Extra Segment SS——Stack Segment 指令指针寄存器(16bit) IP——Instruction Pointer。在程序运行期间，CPU 自动修改IP的值，使它始终保持正在执行指令的下一条指令代码的起始地址的偏移量 地址加法器(20bit) 物理地址(20bit)=段地址(16bit)*16+偏移地址(16bit) 指令队列缓冲器 8086CPU为6字节，8088为4字节 在执行当前指令的同时，从内存中取下一条或几条指令放到指令缓冲器 §2.1 8086的编程结构 EU的组成 通用寄存器 AX、BX、CX、DX AH/AL、BH/BL、CH/CL、DH/DL AX也称为累加器 专用寄存器 BP——Base Pointer，基数指针寄存器 SP——Stack Pointer，堆栈指针寄存器 SI——Source Index，源变址寄存器 DI——Destination Index，目的变址寄存器 标志寄存器 算术逻辑部件ALU 主要是加法器 绝大部分指令的执行都由加法器完成 §2.1 8086的编程结构 §2.1 8086的编程结构 8086的总线周期 CPU与存储器或外设进行数据传送时需要总线接口部件执行一个总线周期 一个总线周期包含4个基本状态 T1：CPU往多路复用总线上发地址信息，给出要寻址的存储单元或外设端口 T2：撤销地址信息，使地址总线低16位高阻态，为传输数据作准备，地址总线高4位输出本总线周期状态信息 T3：多路总线高4位继续提供状态信息，低16位上出现要传输的数据 T4：总线周期结束 Tw：当系统中的存储器或外设的工作速度较慢，从而不能用最基本的总线周期执行读操作时，系统就有一个电路来产生READY信号，READY信号通过时钟发生器8284A传递给CPU。 CPU在T3状态的下降沿处对READY信号进行采样。 如果CPU没有在T3状态一开始采样到READY信号（当然，在这种情况下，在T3 状态，数据总线上不会有数据）为低电平，那么，就会在T3和T4之间插入等待状态Tw。Tw可以是一个，也可以是多个。 CPU 在每个TW的下降沿处对READY信号进行采样，等到CPU接收到高电平的READY信号后，再把当前TW状态执行完，便脱离Tw而进入T4。 在最后一个Tw状态，数据肯定已经出现在数据线上。所以，最后一个Tw状态中总线的动作和基本总线周期中T3状态完全一样。而在其它的Tw状态，所有控制信号的电平和T3状态的一样，但数据信号尚未出现在数据总线上。 §2.2 8086的引脚信号和工作模式 主要内容： 8086/8088外部引线及功能； 8086/8088的内部结构和特点； 8086/8088的最大、最小模式。 8086的硬件特性 16位微处理器