数字电子技术复习资料13_14(2)3.docVIP

  • 3
  • 0
  • 约1.17万字
  • 约 20页
  • 2020-02-26 发布于安徽
  • 举报
. . . 第一章 数制与编码 1、二、八、十、十六进制数的构成特点及相互转换; 2、有符号数的编码; 3、格雷码的特点;各种进制如何用BCD码表示; 4、有权码和无权码有哪些? 第二章 逻辑代数基础 1、基本逻辑运算和复合逻辑运算的运算规律、电路符号; 2、逻辑代数的基本定律及三个规则; 3、逻辑函数表达式、逻辑图、真值表及相互转换; 4、最小项、最大项的性质; 5、公式法化简;卡诺图法化简(有约束的和无约束的)。 第三章 集成逻辑门电路 1、集成逻辑门使用时注意事项 2、集电极开路门、三态门、CMOS传输门的使用方法 第四章 组合逻辑电路 1、组合逻辑电路的特点; 2、组合逻辑电路的分析方法; 分析步骤: 逻辑图 逻辑图 逻辑表达式 化简 真值表 说明功能 3、组合逻辑电路的设计方法; 写表达式化简或变换 写表达式 化简或变换 逻辑抽象 逻辑抽象 列真值表 画逻辑图 编码器:用文字、符号或者数码表示特定信息的过程称为编码;实现编码的电路称为编码器。 二进制编码器 编码原则:N位二进制代码可以表示2N个信号,则对M个信号编码时,应由2N ≥M来确定位数N。 二—十进制编码器:用 4 位二进制代码对 0 ~ 9 十个信号进行编码的电路 5、译码器:译码是将具有特定含义的二进制代码翻译成原始信息的过程。能够实现译码功能的的电路叫做译码器。译码是编码的反过程。 二进制译码器 二-十进制译码器 显示译码器 输入 n 位二进制代码 A0 Y0 A1 An-1 Y1 Ym-1 二进制 译码器 … … 输出 m 个 信号 m = 2n 芯片:74LS138 74LS138Y 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STC STB STA Y7 应用实例:逻辑函数发生器 例: 6、数据选择器: 能够从多路数据输入中选择一路作为输出的电路。8选1数据选择器74LS151,4选一数据选择器74LS153。 主要应用:函数发生器,实现下列函数,分别用上面两种选择器。 例: 第五章 集成触发器 1、基本触发器的电路结构及工作原理; 2、时钟触发器:RS触发器、D触发器、JK触发器、T触发器、T’触发器的特性方程、特性表、时序波形图 3、边沿触发器的时序波形图的画法。 第六章 时序逻辑电路 1、时序逻辑电路的特点 2、时序逻辑电路的分析方法、步骤 3、寄存器 4、计数器(异步、同步) 5、用集成计数器芯片构成N进制计数器的方法 反馈清零法(同步、异步) 反馈置数法 6、计数器的级联 7、同步计数器的设计方法 数字电子技术复习 一、单选题 1. 74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A2A1A0=000时,输出应为( )。 A B C D 2. 以下电路中可以实现“线与”功能的有 A.与非门 B.三态输出门 C.集电极开路门 D.不定 3. ,当时, A. B. C. D. 4. 分别用842lBCD码表示2为( ) (2分) A.230 B.98 C.980 5. 已知R、S是或非门构成的基本RS触发器输入端,则约束条件为 A.RS=0 B.R+S=1 C.RS=1 D.R+S=0 6. 由两个TTL或非门构成的基本RS触发器的置0端及置1端初始态均为高电平,若同时由高电平跳到低电平,则触发器状态应变为 A.置0 B.置1 C.保持 D.不定 7. 以下电路中常用于总线应用的有 A.TSL门 B.OC门 C.漏极开路门 D.CMOS与非门 8. 功能最全的触发器是( ) A.主从RS触发器 B.JK触发器 C.同步RS触发器 D.D触发器

文档评论(0)

1亿VIP精品文档

相关文档