EDA7段数码显示译码器设计.docxVIP

EDA 技 术 实 验 报 告 实验项目名称： 7 段数码显示译码器设计 实验日期：  2012.06.04  实验成绩： 实验评定标准： 1）实验程序是否正确 A（ ）B（ ）C（ ） 2）实验仿真、结果及分析是否合理 A（ ）B（ ）C（ ） 3）实验报告是否按照规定格式 A（ ）B（ ）C（ ） 一、 实验目的 学习 7 段数码显示译码器设计，学习 VHDL 的 CASE 语句应用及多层次设 计方法。 二、实验器材 QuartusII7.2 软件 三、 实验内容（实验过程） （一）． 1、首先设计一个 2 选 1 的数据选择器 （1）打开软件，选择菜单 file—new,在弹出的 new 对话框中选择 Device Design Files 的 VHDL File 项，按 OK 键后进入 VHDL 文本编辑方式。 根据 7 段数码显示译码器的功能编辑相应的源程序。如下： library ieee; use ieee.std_logic_1164.all; entity decl7s is port (a:in std_logic_vector(3 downto 0); led7s:out std_logic_vector(6 downto 0)); end decl7s; architecture one of decl7s is begin process(a) begin case a is when0000=led7s=0111111; when0001=led7s=0000110; when0010=led7s=1011011; when0011=led7s=1001111; when0100=led7s=1100110; when0101=led7s=1101101; when0110=led7s=1111101; when0111=led7s=0000111; when1000=led7s=1111111; when1001=led7s=1101111; when1010=led7s=1110111; when1011=led7s=1111100; when1100=led7s=0111001; when1101=led7s=1011110; when1110=led7s=1111001; when1111=led7s=1111001; when others =null; end case; end process; end one; 2、对该 VHDL 语言进行编辑后，无误后进行仿真。点击相应的编辑按钮用来 检查源程序的正确性。 3.、编译和仿真 仿真前要新建波形文件：file?new?other files?vector waveform file 点击 OK 后在出现的新建波形文件左边空白栏点击鼠标右键，选择 insert?insert node or bus.在出现的对话框中直接点击 node finder。之后，在出现的对话框中选择 list。当左边的 nodes found 栏中出现设计文件的输入输出端口后，点击》加入 到右边的 selected node 中，点击 OK。 在完成 7 段数码显示译码器源程序的编辑后，执行 Processing?start compilation 命令，对 decl7s.vhd 进行编译。 下图是 7 段数码显示译码器对应的仿真波形： 在完成对源文件的编译后，执行 File?create/update?create symbol files for current 命令，为 VHDL 设计文件生成元件符号。其元件符号如图所示符号如图 所示 可以供其他电路和系统设计的调用。 4、下载 选择电路模式 6。用数码 8 显示译码输出，键 8、键 7、键 6、键 5 四位控制输 入，硬件验证译码器的工作性能。 目标芯片选择：实验箱上的目标芯片为 ACEX1K 系列的 EP1K30TC 芯片，必 须选择正确的芯片才能下载成功。在菜单栏里选择：assignments?device 在出 现的对话框中选择正确的芯片即可。 引脚的选择：通过试验箱左下角的按键选择模式 6。键八、键七、键六、 键五分别接 a[3]、a[2]、a[1]、a[0];PIO46—PIO40 分别接 g,f,e,d,c,b,a. 引脚绑定：引脚选定之后，可以把输入输出端口绑定在选择好的引脚上。 即 a[3]绑定在引脚 27 上，a[2]绑定在引脚 26 上，a[1]绑定在引脚 23 上， a[0]绑定在引脚 22 上，led7s[6]接在引脚 95 上，led7s[5]接在引脚 92 上， led7s[4]接在引脚 91 上，led7s[3]接在引脚 90 上，led7s[2]接在引脚 89 上， l