集成电路VHDL语言程序基础.pptVIP

举例： Signal memory :bit_vector（0 to 2）; Ctra: process（clk，reset） Begin If reset=‘1’ then memory=“000” Elsif clk’event and clk=‘1’ then memory=a; End if; End process Ctra; Ctrb: process（clk，reset） Begin If reset=‘1’ then b=“000”; Elsif risingedge（clk） b=memory; End if End process Ctrb; 写memory 读memory 写memory 同一信号只能在一个进程内被赋值，允许在多个进程被应用！ 二、块语句——（Block） 块语句将一系列并行描述语句进行组合，目的是改善并行语句及其结构的可读性。可使结构体层次鲜明，结构明确。 [标记]：Block [（块保护表达式 ）] { 块说明项 } begin { 并行语句 } end block [ 标记 ]； 定义 格式 块说明项包括类属子句、端口子句以及块说明部分。 [标记]：Block [（块