集成电路VHDL课件 状态机设计.pptVIP

8.1 一般有限状态机设计 8.1 一般有限状态机设计 状态作为输出信号 状态编码的操作步骤： 1、建立包括状态机各状态和输出信号的表格； 2、对建立的表格添加状态位； 3、补全表格中的状态编码。 VHDL 语言描述： 与前面用可枚举类型定义的状态对象不同， 这里将指定常量来确定各个状态的取值；其余 与前面的VHDL 语言程序相同。 状态机的应用设计 状态转换图设计（Moore） 状态机的代码实现 状态定义 Architecture rtl of Syn is … -- 其他信号定义。 Type SynFsmState is ( s0, s1, s2, s3, s4, s5); Signal present_state, next_state : SynFsmState; Begin … -- 结构体。 End rtl; 状态寄存器进程描述 状态转换进程描述 输出进程描述 思考 状态机设计小结 Moore机的输出z仅是当前状态q的函数；而Mealy机的输出z是q和输入a的函数Mealy机的输出z可以比Moore机早一个时钟周期； Mealy机中，输入端的干扰容易被传播到输出端，而Moore机则不会。这是Moore机比Mealy机稳定的地方。 状态机设计小结 记得使用others来包含所有的“无效态”，以保证状态机的安全运作。 任何状态，任何条件下，都应该对“次态