静态存储器介绍.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Slide1. SRAM 的全称是 static random access memory, 它是一种最常用的 memory,核心 部分是两个 cross-coulped inverter 组成的 bi-stable latching circuit ,通常称为 flip-flop 的电路。 SRAM static 的特性主要是它不需要像 DRAM 那样定期对存储的数据进行刷新, 只要 Vdd 不 掉电,数据就可以稳定存储。 SRAM 最主要的应用就是缓存,缓存的作用是在 CPU 和内存 之间进行数据缓冲。像智能手机这样的一些高端电子产品, SRAM 是必不可少的。 SRAM 之所以可以做缓存是因为它有一个最为重要的优点: speed, SRAM 的读写频率可以到几个 Giga Hz ,比 DRAM 至少快一个 order。SRAM 最大的劣势在于 density 比较低,用的最多的 SRAM 是所谓的 6T traditional SRAM, 1 个 bitcell 有六个 MOSFET 组成,与 SRAM 对应的 DRAM 只需要一个 MOSFET 加一个 capacitor。bitcell 占用面积大导致 desity 低 ,density 低造成 cost 高,具体表现是同样容量的缓存会比内存条造价高很多。 Slide 2. 这是一个目前典型的 memory 架构, CPU+3 级缓存再加内存条,其中一级缓存经常用 8T dual port SRAM, 可以用两个 port 同时读写,速度最高,集成度也最低,三级缓存会用 high-density design 的 SRAM ,集成度最高,速度最低。从下面这幅实物图可以清楚 看到 multi-core 和三级缓存做在一起, stand alone 的 SRAM 已经很少看到, 一些低端的电子产品在介绍 CPU 性能参数的时候不会把缓存的信息单独列出来,但是对于像智能手机这样 高端的电子产品, 缓存的容量和工作频率绝对是一个重要的性能指标。 下面这张图根据价格和读写速度对 memory 进行一个排列,硬盘速度最低,价格最便宜,内存条其次,缓存速度 最高,造价也最高。接下来这张图是 SRAM 发展的 roadmap,绿线对应左边的纵坐标,表示 SRAM density 的变化情况, 每往前推进一个 generation, desity 翻倍,红点对应右边的纵坐标,表示 SRAM 工作频率的变化情况, 每推进一个 generation, speed 提升 15%. 最新的一些信息 显示 Intel 基于 22nm tri-gate finfet 工艺的 SRAM, 工作频率最高可以达到 4.6GHz 。 最后看 一下我们公司 SRAM 的一个大概的情况, 已经进入量产的基于 40nm low-leakage process 用 于 high density application 的面积最小的 bitcell 是 0.242 平方微米, desity 是 4Mb/ 平方毫米, 这个数值很容易算, 你拿一个平方毫米除以一个 bitcell 的面积就得到了 density, 我们公司像 客户提供 32Mega SRAM product, 同时 gurantee natural yield 在 90%以上,所谓的 natural yield 是指在不加 redundancy 的情况下看到的 yield, 我们 foundry 向 customer 提供的都是 natural yield. 什么是 redundancy 我稍后会讲。 28 127 bitcell design target 暂时定的是 128mega, 但是 困难很大, 目前 28PS 127 还没有 yield 。28PS 155 的 64M SRAM array yield 大概在 10% 到 20%。 28HKMG 情况更糟, 127 和 155 在 nominal vdd 下都没有看到 yield 。 Slide 3. 这是最常用的 6T-SRAM 的基本电路图, 1 个 bitcell 由六个 transistor 组成,四 个 NMOS 和两个 PMOS 。这个电路图的连接关系似乎有点乱,我们看一下简化的电路图, SRAM 的核心部分是两个 cross-coupled inverter 组成一个正反馈回路,可以保证 SRAM 有 两个稳定的存储状态“ 0”和“ 1”,电荷存储在 n1 和 n2 两个 storage node里面, n1 和 n2 的电容主要是寄生电容和耦合电容, 所以 SRAM 和 DRAM 从大的方面来说属于, 与此相对应 的是非易失性存储器,

文档评论(0)

baoyue + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档