EDA技术应用 教学内容临时缓存 VHDL程序的基本结构.pptx

1 目录 2 （1）VHDL概述 VHDL——VHSIC(Very High Speed Integrated Circuit)Hardware Description Language，全称为：超高速集成电路硬件描述语言。 VHDL是美国国防部在20世纪80年代初为实现高速集成电路硬件VHSIC计划提出的描述语言; IEEE从1986年开始，致力于VHDL语言标准化的工作，融合了其它ASIC设计硬件描述语言的优点，于1993年形成了IEEE.STD_1164版标准VHDL语言。 1995年，我国国家技术监督局推荐VHDL做为电子设计自动化硬件描述语言的国家标准。 1.VHDL语言概述 3 （2）VHDL语言特性 优点 覆盖面广，系统硬件描述能力强，是一个多层次的硬件描述语言; VHDL语言可以与工艺无关编程; VHDL语言具有良好的可读性，既可以被计算机识别，也容易被人们理解; VHDL语言已做为一种IEEE工业标准，应用十分广泛。 缺点 设计的最终实现取决于目标器件的编程器，开发工具的不同会导致项目综合的质量有差异。 1.VHDL语言概述 4 2.VHDL程序的组成 5 实体（entity） 配置(Configuration) 程序包(package) 库（library） 结构体2 结构体n 结构体1 实体（entity） 2.VHDL程序的组成 6 结构体 程序包(package) 库（library） LIBRARY IEEE; USE IEEE.STD_LOGIC 1164.ALL; ARCHITECTURE func OF mux21 IS BEGIN z= a WHEN S= 1 ELSE b; END behavioral; ENTITY mux21 IS PORT (a,b :IN STD_LOGIC; s :IN STD_LOGIC; z :OUT STD_LOGIC); END mux21; 程序各部分作用 库（library）：存放已经编译的实体、结构体、子程序包和配置。它可由用户生成或由ASIC芯片制造商提供。使设计者可共享已经编译过的设计结果。 程序包（ package）：用于存放各设计模块都能共享的数据类型、常数和子程序等。用户可以调用IEEE标准程序包和自己设计的程序包。 实体说明（ entity）：定义电路的输入/输出接口。 2.VHDL程序的组成 7 程序各部分作用 结构体（ architecture）：用于描述电路内部的功能。 配置（ configuration）：为顶层设计实体指定结构体，或为参与例化的元件实体指定所希望的结构体。 VHDL程序中允许有多个结构体。其中， 实体和结构体是必须有，而库、程序包和配置则不是必须的，一般是根据设计需要来添加。 2.VHDL程序的组成 8 实体是一个模块的表层设计单元，用于电路接口的描述，同时指明了模块的输入输出接口信号，是模块对外的通信界面。 3.实体（ ENTITY ） 9 ENTITY simple gate IS PORT( A, B, C: IN BIT; F : OUT BIT ); END simple gate; 实体描述单元 （1）实体定义 定义格式： ENTITY 实体名 IS [PORT（ 端口说明）；] END 实体名； 注意：大写字母为关键字。实际上，对于VHDL而言，大小写一样，没有区别。关键字不能用作端口或信号的名称。 3.实体（ ENTITY ） 10 （2）端口说明 定义格式： PORT( 端口名 {,端口名}:方向 数据类型; …… 端口名 {,端口名}:方向 数据类型); 端口名：即实体引脚和端口的名称，可以自由定义，但不能和VHDL语言中的关键字重名。可以连续定义多个类型相同的端口，端口名之间用逗号隔开。端口名必须符合VHDL标识命名规则 3.实体（ ENTITY） 11 PORT( a, b : IN BIT; s : IN BIT; y : OUT BIT ) ; （2）端口说明 定义格式： PORT( 端口名 {,端口名}:方向 数据类型; …… 端口名 {,端口名}:方向 数据类型); 端口方向：用来定义外部引脚的信号方向是输入还是输出。 IN ：输入模