基于cpld的pwm控制电路设计说明.pdfVIP

一种基于 CPLD的 PWM控制电路设计 2008 年 08 月 04 日 社区交流 介绍了利用硬件描述语言 VHDL设计的一种基于 CPLD的 PWM控制电路，该ＰＷＭ控制电路具有 PWM开关频率可调，同侧２路信号互锁、延时时间可调、接口简单等特点，可应用于现代直流伺服 系统。 在直流伺服控制系统中 , 通过专用集成芯片或中小规模的数字集成电路构成的传 统 PWM控制电路往往存在电路设计复杂 , 体积大 , 抗干扰能力差以及设计困难、设计周 期长等缺点 因此 PWM控制电路的模块化、集成化已成为发展趋势 . 它不仅可以使系统 体积减小、重量减轻且功耗降低 , 同时可使系统的可靠性大大提高 . 随着电子技术的发 展 , 特别是专用集成电路 (ASIC) 设计技术的日趋完善 , 数字化的电子自动化设计 (EDA) 工具给电子设计带来了巨大变革 , 尤其是硬件描述语言的出现 , 解决了传统电路原理图 设计系统工程的诸多不便 . 针对以上情况 , 本文给出一种基于复杂可编程逻辑器件 (CPL D) 的 PWM控制电路设计和它的仿真波形 . 1 PWM控制电路基本原理 为了实现直流伺服系统的 H型单极模式同频 PWM可逆控制 , 一般需要产生四路驱动 信号来实现电机的正反转切换控制 . 当 PWM控制电路工作时 , 其中 H桥一侧的两路驱动 信号的占空比相同但相位相反 , 同时随控制信号改变并具有互锁功能 ; 而另一侧上臂为 低电平 , 下臂为高电平 . 另外 , 为防止桥路同侧对管的导通 , 还应当配有延时电路 . 设计 的整体模块见图 1所示 . 其中 ,d[7:0] 矢量用于为微机提供调节占空比的控制信号 ,cs 为 微机提供控制电机正反转的控制信号 ,clk 为本地晶振频率 ,qout[3:0] 矢量为四路信号 输出 . 其部原理图如图 2 所示 . 该设计可得到脉冲周期固定 ( 用软件设置分频器 I9 可改变 PWM开关频率 , 但一旦设 置完毕 , 则其脉冲周期将固定 ) 、占空比决定于控制信号、分辨力为 1/256 的 PWM信号 . I8 模块为脉宽锁存器 , 可实现对来自微机的控制信号 d[7:0] 的锁存 ,d[7:0] 的向量值用 于决定 PWM信号的占空比 .clk 本地晶振在经 I9 分频模块分频后可为 PWM控制电路中 I 12 计数器模块和 I11 延时模块提供部时钟 .I12 计数器在每个脉冲的上升沿到来时加 1, 当计数器的数值为 00H 或由 0FFH溢出时 , 它将跳到 00H 时 ,cao 输出高电平至 I7 触发器 模块的置位端 ,I7 模块输出一直保持高电平 . 当 I8 锁存器的值与 I12 计数器中的计数值 相同时 , 信号将通过 I13 比较器模块比较并输出高电平至 I7 模块的复位端 , 以使 I7 模 块输出低电平 . 当计数器再次溢出时 , 又重复上述过程 .I7 为 RS触发器 , 经过它可得到两 路相位相反的脉宽调制波 , 并可实现互锁 .I11 为延时模块 , 可防止桥路同侧对管的导通 , I10 模块为脉冲分配电路