eda——大规模可编程逻辑器件.ppt

第 2 章 大规模可编程逻辑器件 八 . 地址可编程的数据选择器（ MUX ） 编程后，行线和列线相接，选择 D 0 ； 行线和列线断开，选择 D 1 。 1. 二选一数选器（ 2:1MUX ） 第 2 章 大规模可编程逻辑器件 2. 四选一数选器（ 4:1MUX ） A 1 A 0 =00 ， Y=D 0 ； A 1 A 0 =01 ， Y=D 1 ； A 1 A 0 =10 ， Y=D 2 ； A 1 A 0 =11 ， Y=D 3 。 第 2 章 大规模可编程逻辑器件 九 . 可编程的数据分配器 数据分 配器 两输入都 可编程的 异或门 决定信号 能否传递 决定输出 高有效或 低有效 第 2 章 大规模可编程逻辑器件 十 . 激励方式可编程的时序记忆单元 R/L （ Register / Latch ） R/L=0 ，为 D 锁存器； R/L=1 ，为 D 触发器。 第 2 章 大规模可编程逻辑器件 十一 . 双向输入 / 输出和反馈输入的逻辑表示 三态缓冲 器有效 阵列表示为 带反馈的 输出端 或阵列 与 阵 列 第 2 章 大规模可编程逻辑器件 三态缓冲器禁止的双向 I/O 反馈输入的阵列表示 三态门 禁止 输入端 第 2 章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件 (CPLD) 2.2.1 CPLD 的基本结构 CPLD 的基本结构可看成由 逻辑阵列宏单元 和 I/O 控制模块 两部分组成。 早期的 CPLD 主要用来替代 PAL 器件，所以采用了 可编程的与阵列和固定的或阵列 结构。其基于乘积 项的结构模块基本都是由 EEPROM 和 Flash 工艺制造 的， 一上电就可以工作 ，无需其他芯片配合。 第 2 章 大规模可编程逻辑器件 1 时钟 30 28 26 24 20 22 34 35 33 32 31 29 27 25 23 21 19 5 3 2 4 6 9 8 11 10 13 12 15 14 18 17 16 7 0 反馈 输出控制 积项和输出 I/O 端 专用输入端 线 项 积 OE 1 ．逻辑阵列宏单元 第 2 章 大规模可编程逻辑器件 2. I/O 控制模块 CPLD 中的 I/O 控制模块，基本上都由 输出极性 转换电路 、 触发器 和 输出三态缓冲器 三部分及 与它们相关的选择电路所组成。 第 2 章 大规模可编程逻辑器件 与 PAL 兼容的 CPLD 的 I/O 控制模块结构 输出极性 选择 8 D Q 输出 选择 由 可 编 程 逻 辑 阵 列 来 反馈选择 I / O 端 第 2 章 大规模可编程逻辑器件 逻辑宏单元 输入 / 输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 第 2 章 大规模可编程逻辑器件 2.2.2 Alteral 公司的器件产品 主要特点： 采用 0.5μm CMOS SRAM 工艺制造； 具有在系统可编程特性； 在所有 I/O 端口中有输入 / 输出寄存器； 3.3 V 或 5.0 V 工作模式。 Alteral 公司的产品在我国有较多的用户，如 EP220 、 EP224 、 EP6010 、 EP1810 等经典产品应用颇广。 第 2 章 大规模可编程逻辑器件 2.3 现场可编程门阵列 (FPGA) 基于 查找表 ( Look Up Table ) 的结构模块 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 输入 A 输入 B 输入 C 输入 D 查找表 输出 16x1 RAM 多路选择器 第 2 章 大规模可编程逻辑器件 2.3.2 FPGA 的配置模式 2.3.1 FPGA 器件的结构 目前， Xilinx 公司的 FPGA 芯片分为 XC2000 、 XC3000 、 XC4000 、 XC5000 、 XC6200 、 XC8100 、 Spartan 、 Virture 等系列。 FPGA 的配置模式，即 FPGA 的下载。 由于 LUT 主要适合 SRAM 工艺生产，所以目前大部分 FPGA 都是基于 SRAM 工艺的，而 SRAM 工艺的芯片在 掉 电后信息就会丢失 ，一定需要外加一片专用配置芯片，在 上电的时候，由这个专用配置芯片把数据加载到 FPGA 中， 然后 FPGA 就可以正常工作，由于配置时间很短，不会影 响系统正常工作。 第 2 章 大规模可编程逻辑器件 表 2.7 XC2000/XC3000/XC3100 及 XC4000 系列的配置模式 第 2 章 大规模可编程逻辑器件 第 2 章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 2.2 复杂可编程逻辑器件 (CPLD) 2.3 现场可编程门阵列 (FPG