苏州大学计算机组成题库_(12).docVIP

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本科生期末试卷十三 选择题(每小题1分,共10分) MOS和PMOS场效应管的导电类型分别为______。 A.电子和电子 B.电子和空穴 C.空穴和电子 D.空穴和空穴 假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的字符码是______。 A B C 运算器的主要功能是进行______。 A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算 某计算机字长16位,它的存贮容量是64K,若按字编址,那么它的寻址范围是______。 A.0~64K B.0~32K C.0~64KB D.0~32KB 主存贮器和CPU之间增加cache的目的是______。 A.解决CPU和主存之间的速度匹配问题 B.扩大主存贮器的容量 C.扩大CPU中通用寄存器的数量 D.既扩大主存的容量,又扩大CPU通用寄存器的数量 用于对某个寄存器中操作数的寻址方式称为______寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 异步控制常用于______作为其主要控制方式。 A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU控制中 C.组合逻辑控制的CPU中 D.微程序控制器中 系统总线中地址线的功能是______。 A.选择主存单元地址 B.选择进行信息传输的设备 C.选择外存地址 D.指定主存和I/O设备接口电路的地址 在微型机系统中,外围设备通过______与主板的系统总线相连接。 A.适配器 B.设备控制器 C.计数器 D.寄存器 发生中断请求的条件是______。 A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 填空题(每小题3分,共24分) 1.微程序控制器主要由A______,B______和C______三大部分组成。 2.移码表示法主要用于表示A______数的阶码E,以利于比较两个B______数的大 小和C______操作。 3.存储器的技术指标有A______、B______和C______存储器带宽。 4.寻址方式根据操作数的A______位置不同,多使用B______型和C______型。 5.当今的CPU芯片,除了包括定点运算器和控制器外,还包括A______,B______ 运算器和C______管理等部件。 PCI总线采用A______协议和B______仲裁策略,具有C______能力。 不同的CRT显示标准所支持的最大A______和B______数目是C______的。 中断处理过程可以A______进行。B______的设备可以中断C______的中断服务程序。 应用题 1.(11分)已知X=2010×0Y=2100×(-0,求X+Y。 2.(11分)某加法器进位链小组信号为C4C3C2 分别按下述两种方式写出C4C3 (1)串行进位方式 (2)并行进位方式 3.(11分)指令格式结构如下所示,试分析指令格式及寻址方式特点。 15 10 9 5 4 0 OP 目标寄存器 源寄存器 4.(11分)假设某计算机的运算器框图如图B13.1所示,其中ALU为16位的加法器(高电平工作),SA 、SB为16位锁存器,4个通用寄存器由D触发器组成,O端输出,其读写控制如下表所示: 读控制 R0 RA0 RA1 选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 写控制 W WA0 WA1 选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不写入 要求:(1)设计微指令格式。 (2)画出ADD,SUB两条微指令程序流程图(不编码)。 5.(11分)CPU响应中断应具备哪些条件?画出中断处理过程流程图。 6.(11分)CPU执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次数为200次。已知cache存取周期为40ns,主存存取周期为160ns。求: 1.ache 命中率H, 2.Cac

您可能关注的文档

文档评论(0)

别拿青春赌明天 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档