数字电路：ch04 组合逻辑电路-a.pptVIP

下载本文档

21
0
约8.78千字
约 49页
2021-02-27 发布于安徽
举报
版权申诉

数字电路：ch04 组合逻辑电路-a.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Verilog: 条件语句 wire [1:0] sum; assign sum = A + B + C; assign F = ( sum = 2 ) ? 1 : 0; reg [1:0] sum; always @ (A or B or C) begin sum = A + B + C; if (sum = 2) F = 1; else F = 0; end */49 */45 Verilog:--if…else…—使用不当 always@ (al or d) begin if(al) q=d; end always@ (al or d) begin if(al) q=d; else q=0; end 此程序没有写出al为其他值的情况，在编译器中，将视为在其他情况下保持原值不变，实际上完成的是一个锁存器的功能。等价于：例4 水槽由两台水泵 L1 、L2供水。A、B、C为三个水位检测仪，当水位低于水位检测仪时，它们输出高电平，当水位高于水位检测仪时，它们输出低电平。试用逻辑门设计一个控制两台水泵供水的电路，要求: 1、当水位超过C点时：水泵L1 、L2均停止工作; 2、当水位超过B点，低于C点时：仅L1工作; 3、当水位超过A点，低于B点时：仅L2工作; 4、当水位低于A点时：水泵L1 、L2同时工作; L1 L1 A B L1 L1 A B L1 L2 A B C */49 L1 L1 A B C 输入变量（ABC ）：为三个检测仪的输出逻辑1：水位低于水位检测仪；逻辑0：水位高于水位检测仪。输出变量（L1， L2）：两个水泵逻辑1：水泵工作；逻辑0：水泵不工作。 1、逻辑抽象： */49 当水位超过C点时，L1 、L2均停止工作; L1 L1 A B C 2、列真值表 1 1 0 1 0 0 X X X X X X 1 0 X X 当水位超过B点，低于C点时仅L1工作; 当水位低于A点时，L1 、L2同时工作。当水位超过A点，低于B点时仅L2工作; L1 L2 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C B A 1 1 0 1 0 0 X X X X X X 1 0 X X */49 */45 L1 L2 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C B A 1 X 1 X 0 1 0 1 X X 0 X X X 0 X 00 01 11 10 A BC 1 0 0 1 0 1 X X X X L1 BC 00 01 11 10 A BC 1 0 0 0 1 1 X X X X L2 A B A BC L1 = + L2 = B 3、由真值表写出逻辑表达式简化和变换逻辑表达式 4、画出逻辑电路（略） Verilog: 条件语句--if…else… reg L1, L2; always @ (A or B or C) begin if (C==0) begin L1=0; L2=0; end else if(B==0) begin L1=1; L2=0; end else if(A==0) begin L1=0; L2=1; end else begin L1=1; L2=1; end end */49 格雷码 C=1 试设计一可逆的四位码变换器。在控制信号C =1时，它将二进制码转换为格雷码；C = 0时，它格雷码将转换为二进制码。 Y3 Y2 Y1 Y0 四位码变换器 C=0 二进制码电路框图 X3 X2 X1 X0 二进制码 X3 X2 X1 X0 格雷码 */49 */45 二进制码 X3X2X1X0 格雷码 g3g2g1g0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000 C = 1 C = 0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 二进制码b3b2b1b0 0000 0