改进型fdr码对soc测试数据的压缩及解压缩.docxVIP

改进型FDR码对SoC测试数据的压缩及解压缩 随着集成电路发展到 SoC时代，一块芯片上所集成的IP核 (in tellectual property )越来越多，SoC的可测性及测试方 法已成为相当突出的问题。这些问题在于： a)ATE(automatic test equipment )的存储容量有限，其增长速度跟不上 SoC测试 数据的增长； b)ATE 的工作频率跟不上待测芯片的工作频率； c) 测试设备的测试通道数有限，且价格昂贵 [1] 。另外，测试 SoC 所需的设备造价昂贵，测试每片 SoC所花的时间越长，每片 SoC 的成本就越高，因此要尽可能地减少每片 SoC的测试时间。它取 决于测试集大小、 将测试数据传到芯核的时间、 测试模式的传输 速率以及最大扫描链长度 [2] 。 针对以上这些问题， 目前主要有两种解决办法： a) 使用 BIST ( built in self test )。为了减少测试成本，将测试器移到芯 片上,直接在芯片上生成测试模式。 b)基于TRP将部分芯片上 的测试模式生成资源移到离线的 ATE上，通过数据压缩技术来减 少存储需求和测试时间，芯片上的解压器成为一种无存储数据 源，可以进一步减少测试硬件成本 [3]。但对于BIST技术来说， 要达到高的故障覆盖率，必须在芯片设计阶段就考虑使用 BIST。 目前市场上大部分IP核还不具备BIST的特征，因此就目前来讲， 使用BIST方法测试SoC上的IP核还不太现实[1]。通过测试数 据压缩来减少存储需求和测试时间的 TRP方法就显得尤为重要。 许多数据压缩的编码方法 ［2~8］ 被提出来。其中比较经典的 有变一变长度压缩码 Golomb码［4］和FDR码［2］等，而FDR码的 效果是它们中比较好的。 这些编码对差分向量序列进行编码， 代 码的主要特征是： 每个编码字有一个前缀； 这个前缀不仅具有区 分码字的作用， 而且还能够表示一定长度信息； 其尾部分配同一 前缀不同长度的二进制码。 这种编码根据连续序列的长度分配不 同长度的编码， 没有固定编码长度的约束， 因此能够更有效地压 缩测试数据。然而Golomb码和FDR码都是基于测试集中0个数 多于1个数的事实而对连续的 0进行编码［2,6,7］ ，并未把连续 的 0 和 1 都进行编码， 因此有一定的缺陷。 而且由于它们都是对 差分后的向量序列进行编码，相应的解压电路都需要有 CSR (cyclical scan registers ，循环扫描寄存器)来解压差分向 量。当被测电路的扫描链长度较长时， CSR的硬件开销将是不可 忍受的，应该避免使用 CSR。 本文基于这样的事实，发展了 FDR码对测试集的编码方法， 提出了 IFDR(improved FDR) 码。它同时对测试集中的连续 0和 连续1进行编码，并且不需要在解压电路中使用 CSR达到了更 好的效果。 1IFDR码的编码原理 IFDR码基于FDR码［2］，但又针对其压缩效率较低的编码部 分进行了改进。原FDR马是对以1结尾的0串进行编码压缩，因 此，对于测试集中存在的连续 1编码压缩效率较低。IFDR将待 编码的源测试集看做以 b 结尾的 a 串或以 a 结尾的 b 串序列。其 中a、b分别为0、1或1、0。例如1111110可看做aaaaaab或 bbbbbba，而 0000001 也可以看做 aaaaaab 或 bbbbbba。具体 a 与b分别代表0还是1由待编码的测试集确定。IFDR对于测试 集的初始串规定为a串。因此在IFDR看来，测试集是形如 “aaaabbbbbbbbaaaa的字符串，只需对这个字符串中的 a串与 b串分别编码即可。IFDR使用原FDR码对测试集中的a、b串进 行编码，规定 a 串后面跟 b 串， b 串后面跟 a 串。对于连续的 a 串或b串（如aaaabaaaa或bbbbabbbb），以一个特定的分隔符 分隔它们。分隔符表示若当前本应对 a 串 /b 串编码则改为对 b 串/a串编码。这样，测试集中最小的游程长度为 1 （即不存在游 程长度为0的串），从而可以节省出原 FDF码中的0游程码字 “00”，将其作为分隔码。 由于IFDR的这种特性，解压时只需知道测试集的第一位的 值即可推出整个测试集其他位的值。 为了简化解码电路且不致混 淆，可以假定测试集的第一位为一个确定的逻辑值 1 。若测试集 的第一位为无关位，则将其确定化为 1。这样就给定了 IFDR的 一种方案，即令 a 表示 1， b 表示 0。下文中若无特别说明，则 出现的 a 串均理解为 1 串， b 串均理解为 0 串。 因此IFDR可以对测试集中的0串和1串同时用原FDR码进 行编码，而以码字“ 00”表示当前从对 0 串编码跳转为