CPU设计实验报告计划.docxVIP

精品文档 精品文档 PAGE PAGE48 精品文档 PAGE 武汉大学计算机学院 计算机科学与技术专业 CPU设计实验报告 实验名称: 课题名称: 班 级: 指导教师：  开放式实验CPU设计计算机组成原理计科2班 徐 爱 萍 组 长: 组 员: 二零一五年三月 1 目录 目录 2 1实验环境(张航宇) 4 1.1QuartusⅡ介绍 4 1.2硬件描绘语言（VHDL） 4 1.3实验的主要成果 4 2实验要求(彭阳坤) 5 2.1 指令格式要求 5 2.2 指令流程及微信号序列剖析 5 2.2.1 ADD指令剖析 5 2.2.2 ADC指令剖析 5 2.2.3 SUB指令剖析 6 2.2.4 SBC指令剖析 6 2.2.5 INC指令剖析 6 2.2.6 DEC指令剖析 6 2.2.7 SHL指令剖析 7 2.2.8 SHR指令剖析 7 2.2.9 MOVR指令剖析 7 2.2.11 MOVD指令剖析 7 2.2.12 LDRR指令剖析 8 2.2.13 STRR指令剖析 8 2.2.14JMP指令剖析 8 2.2.15 JRZ指令剖析 8 2.2.16 JRC指令剖析 9 3.部件仿真切验(彭阳坤) 10 3.1 八个通用存放器设计与仿真 10 3.1.1 设计代码 10 3.1.2RTL连结图 16 3.1.3 仿真过程 16 3.2算术逻辑单元设计与仿真 17 3.2.1 设计代码 17 2 3.2.2RTL连结图 22 3.2.3 仿真过程 23 4.CPU设计(彭阳坤) 24 4.1 取指设计 24 4.2 时序节拍设计 25 4.3 指令译码的设计 26 4.4 履行部分设计 29 4.5 存储器部分设计 31 4.6 通用存放器组设计 32 4.7 存放器输出设计 38 4.8 顶层实体设计 38 5.测试报告(张航宇) 42 5.1 规则文件 42 5.2 测试文件 42 5.3 指令测试 44 6实验总结 46 6.1 彭阳坤的小结 46 6.1.1 实查收获 46 6.1.2 建议与建议 46 6.2 张航宇的小结 46 6.2.1 实查收获 46 6.2.2 建议与建议 47 参照资料 47 3 实验环境(张航宇) 1.1Quartus Ⅱ介绍 QuartusⅡ提供了方便的设计输入方式、 迅速的编译和直接易懂的器件编程。 能够支持逻辑门数在百万门以上的逻辑器件的开发， 并且为第三方工具提供了无 缝接口。QuartusⅡ支持的器件有：StratixⅡ、StratixGX、Stratix、Mercury、 MAX3000A、MAX7000B、MAX7000S、MAX7000AE、MAXⅡ、FLEX6000、FLEX10K、 FLEX10KA、FLEX10KE、Cyclone、CycloneⅡ、APEXⅡ、APEX20KC、APEX20KE和 ACEX1K系列。QuartusⅡ软件包的编程器是系统的中心，提供功能强大的设计处 理，设计者能够增添特定的拘束条件来提高芯片的利用率。 1.2硬件描绘语言（VHDL） VHDL语言是一种用于电路设计的高级语言。 它在80年代的后期出现。最初 是由美国国防部开发出来供美军用来提高设计的可靠性和减少开发周期的一种 使用范围较小的设计语言 。 VHDL翻译成中文就是超高速集成电路硬件描绘语言，主假如应用在数字电 路的设计中。它在中国的应用多半是用在 FPGA/CPLD/EPLD的设计中。自然在一 些实力较为雄厚的单位，它也被用来设计 ASIC。 VHDL主要用于描绘数字系统的构造，行为，功能和接口。除了含有很多具 有硬件特点的语句外，VHDL的语言形式、描绘风格以及语法是十分近似于一般 的计算机高级语言。VHDL的程序构造特点是将一项工程设计， 或称设计实体（可 以是一个元件，一个电路模块或一个系统）分红外部（或称可视部分,及端口)和内部（或称不可视部分），既波及实体的内部功能和算法达成部分。在对一个设 计实体定义了外部界面后，一旦其内部开发达成后，其他的设计就能够直接调用这个实体。这种将设计实体分红内外部分的观点是VHDL系统设计的基本点。 1.3实验的主要成果 熟悉对Quartus和VHDL的使用，达成一个16位8个存放器的简单CPU，实现18条指令。 4 实验要求(彭阳坤) 1指令格式要求 指令格式 种类 操作码（4位） 目的操作数（4位）源操作数（4位） R型 OP DR SR I型 OP DR J型 OP ADR S型 OP IMM N型 OP 2指令流程及微信号序列剖析 指令剖析 指令 T1 T2 T3 ADDDR,SR Mem_Addr←pc result←DR+SR pc←pc_inc We←1 generatez_tmp DR←result Data_